本人使用,全自动家用洗衣机控制电路。
含论文数篇,源程序代码,仿真文件。
绝对不后悔。
2024/6/23 7:41:56 4.38MB 洗衣机 89C51 89C52 仿真
1
用verilog写的一个ca码的生成代码,内含quartusII的仿真文件(波形和testbench)。
1
基于单片机控制的LED点阵屏含设计报告电路原理图C语言程序课程答辩PPTproteus仿真文件全套打包,送给课程设计的同学,可直接使用
2024/6/12 16:17:20 12.59MB 单片机 LED点阵屏 电路原理图 PCB图
1
运放压摆率的仿真测试以OPA277运放为仿真对象,使用TINA仿真软件。
关注weixin公眾號:专业反接钽电容。
有详细的仿真步骤说明。
2024/6/4 16:26:30 8KB 压摆率 TINA软件 运放 仿真测试
1
multisimTL494仿真文件模型。
用于开关电源。
2024/5/13 19:31:36 243KB multisim TL494
1
包括数电,模电实验的Multisim仿真实例200个电路仿真文件,可以实现实验目的
2024/4/24 0:05:22 19.62MB multisim 模电 数电  实验
1
利用Xilinx的Vivado套件(包括VivadoHLS)设计的精简指令集CPU架构,里面包含了各个模块所需的仿真文件。
下载资源的人需要先了解一下ARM指令集与ARM架构。
2024/4/16 5:44:08 978KB Vivado CPU RISC HDL
1
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,附带可运行的ISE工程文件,Cache的详细技术参数包含在.v文件的注释中。
直接相连16KBD_CacheCache写策略:写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在解决数据读外,还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作,主存使用dram_ctrl_sim。
2024/4/12 2:12:30 2.6MB I_Cache D_Cache Cache Verilog
1
小信号调谐放大器包括,PCB板子,Multisim/Proteus,仿真文件,.m14文件,放大倍数可达30db,谐振频率:12MHz
2024/3/30 12:03:05 2.06MB pcb 小信号调谐放大器 Multisim 仿真
1
模拟电路实验,利用mutlisim仿真多功能函数信号发生器。
2024/3/24 16:30:52 1.38MB mutlisim
1
共 97 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡