最近经理通知要做项目了,让我选型一个LCD开始试着做下。
这是我用仿真实现的一个smt32的硬件SPI1来驱动的ST7735R,难度挺小的,因为大部分的代码LCD的厂商已经给我们提供了,我们次要修改成硬件SPI来驱动就好了。
此次仿真上面有2个问题,不知道是代码的问题还是仿真图上的问题。
第一个问题是仿真运行时有时会出通信数据传输问题,导致指令越界仿真报警,这个可能是SPI不稳定导致的;
第二个问题是在改用SPI2或者SPI3来驱动没有任何反应,猜测是代码时钟没开对或者仿真图上面还要加上具体晶振。
代码工程和仿真工程都已压缩打包,可放心下载。


2018/7/18 12:57:15 4.86MB stm32 spi
1
带状线转微带线仿真工程多层板中带状线和微带线布线间的衔接
2015/1/13 21:22:13 637KB 带状线 微带线连接 HFSS
1
本人按电路的理解绘制了2019年的江西省电子设计专题大赛的仿真工程,请使用Proteus8.0打开,更低版本将打不开,里面包含个人的一些电路注释。
打开工程即可实现仿真效果。
1
利用VerilogHDL编写时钟激励,vivado仿真工程,可直接使用于实际开发中。
1
1.本实例用于控制开发板上面的SDRAM完成读写功能;
先向SDRAM里面写数据,然后再将数据读出来做比较,如果不婚配就通过LED变亮显示出来,如果一致,LED就不亮。
2.part1目录是使用Modelsim仿真的工程;
3.part2目录是在开发版上面验证的工程;
2.1.part1_32目录是4m32SDRAM的仿真工程;
2.2.part1_16目录是4m16SDRAM的仿真工程;
\model文件夹里面是仿真模型;
\rtl文件夹里面是源文件;
\sim文件夹里面是仿真工程;
\test_bench文件夹里面是测试文件;
\wave文件夹里面是仿真波形。
3.1.工程在\project文件夹里面;3.2.源文件和管脚分配在\rtl文件夹里面;3.3.下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。
2022/9/3 1:26:12 2.07MB FPGA SDRAM 读写 Modelsim仿真
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡