DAC7731EDS26C32差分16位DA变换板AD09设计硬件原理图+PCB+封装库文件，采用2层板设计，板子大小为62x47mm，双面规划布线，主要器件为16位DADAC7731E,差分转单端DS26C32，LM7812,LM7912,LM7805等。
AltiumDesigner设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。

很实用的Verilog实例！目录：王金明：《VerilogHDL程序设计教程》程序例子，带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器（不含优先顺序）【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“？”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的

CRC15校验,输入二进制位数组，前往的16位无符号校验码和长度为15的校验位数组。
可用于CAN总线中CRC校验位的生成。
CRC-15算法。
P(x)=x15+x14+x10+x8+x7+x4+x3+x0

本来是虚拟仪器设计与应用课的大作业来着，发上来供初学者做个参考吧。
一套语音信号录制系统，即将PC机上的声卡作为音频信号采集硬件，使用者使用话筒录音，将声音信号由声卡输进计算机，然后由该系统采集音频信号，在最初程序结束以后将该音频文件保存为Wav文件存储到计算机。
要求：1.声音质量为双声道；
2.在开始采集前，操作者可根据实际需要，更改采样位数（8位和16位）；
3.按下”开始”按钮时，才开始采集声音；
4.在采集过程中，按下”暂定”按钮，暂定声音的采集，再次按下“暂定”按钮，继续采集声音。
5.按下“停止”按钮，停止采集声音，并弹出保存文件的对话框，保存成*.wav文件

CM-20948器件设有9轴集成、片上DMP和运行时间校准固件。
其他特性包括片上16位ADC、可编程数字滤波器、嵌入式温度传感器和可编程中断。
该器件设有I2C和SPI串行接口以及独立的数字IO电源，VDD工作范围为1.71V至3.6V，VDDIO为1.71V至1.95V。
借助高达100kHz（标准模式）或400kHz（快速模式）的I2C，或者高达7MHz的SPI，可与器件的所有寄存器进行通信。
该器件具有20,000g的冲击可靠性，因而十分稳健。

基于STM32的16位精度的ADS1118驱动代码本人亲测成功感激支持~感激支持~感激支持~感激支持~感激支持~

NRF24L01可以正常收发数据，是在正点原子的基础上修改引脚，引脚对应关系B12-CSNB13-SCKB14-MISOB15-MOSID10-IRQD11-CE使用了SPI2，里面既可以传8位数据，也可以传16位，32位的很少用到，我就不写了，有兴味的可以自己参考我的传输协议（在主函数main里）。

16位adc转换器：ADS7825/c程序;并行输入

《x86汇编语言:从实模式到保护模式》次要讲述INTELx86处理器的16位实模式、32位保护模式，至于虚拟8086模式，则是为了兼容传统的8086程序，现在看来已经完全过时，不再进行讲述。
《x86汇编语言:从实模式到保护模式》的特色之一是提供了大量典型的源代码。
本资源就是配书工具和源代码

AD7606的16位8通道同步采样数据采集零碎文章，值得学习

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。