1.输入按键开关设计为7个,密码位数要14位。
14位数字密码分成高7位(DH6….DH0)和低7位(DL6….DL0)两次输入,用数字逻辑按键开关预置,2.开锁输出信号out为1表示开锁,否则不开锁。
3.输出报警信号均为1有效,分为声报警Soundthealarm(扬声器)和lightalarm(发光管),4.14位数字密码分时操作,先预置高7位,然后再置入低7位,(顶层电路可参考图1)。
5.要求电路工作可靠,保密性强,开锁出错立即报警,(用声光两种方式同时报警)。
6.利用QuartusⅡ软件,混合设计方法进行设计、编译、并在FPGA芯片上实现。
7.14位密码自己设定。
比如:“10010010011100”。
本次设计采用本人学号后三位分别用BCD码+两位班号,其中一班是01,二班是10,三班是11四班是00作为设计密码。
2019/11/18 17:13:42 380KB EDA课设报告 FPGA 14位密码锁 密码可变
1
eda中课件关于可控脉冲发生器的计划
2015/3/13 1:23:58 3.28MB EDA
1
以大规模可编程逻辑器件为载体,以硬件描述语言为系统逻辑描述为主要表达方式,以EDA开发软件为设计工具,通过有关的开发软件,自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑画简、逻辑分割、逻辑综合及优化、逻辑规划布线、逻辑仿真,直至对于特定目标芯片的逻辑映射、编程下载等工作,最后形成集成电子系统或专用集成芯片的一门新技术。
2017/2/3 8:38:55 706KB 基于QUARTUS的电子钟设计
1
设计参数:1.有十只LED,L0……L92.显示方式①先奇数灯顺次灭②再偶数灯顺次灭③再由L0到L9顺次灭3.显示间隔0.5S,1S可调。
2021/4/23 8:33:26 202KB eda 彩灯控制器
1
EDA实验报告第一次_时序逻辑电路的VHDL计划_组合逻辑电路的VHDL计划.docEDA实验报告第一次_时序逻辑电路的VHDL计划_组合逻辑电路的VHDL计划.doc
2016/7/3 14:47:40 236KB EDA VHDL verlog FPGA CPLD
1
EDA课程设计之彩灯设计器全过程解读,来源:燕山大学计算机专业提供彩灯控制器的设计思绪,仅供参考
2015/9/8 17:40:13 121KB EDA课设
1
使用VHDL语言编写,在ISE运转环境下实现了EDA上机考试的五个程序并进行了相应的仿真其中包括8为BCD码加法器多数表决器,计数器,移位寄存器,序列检测等
2016/4/5 15:54:46 1.59MB 计数器 序列检测 移位寄存器
1
EDA大作业,下了包你赚。
不下是会悔恨的哦。
机不可失,失不再来!
2021/9/13 3:10:33 213KB EDA
1
这是一份完好的基于VHDL的交通灯设计的EDA课程设计报告。
2018/5/3 8:48:48 827KB VHDL 交通灯设计
1
文本数据加强方法(EDA和回译)代码,解压密码在https://blog.csdn.net/herosunly/article/details/113997077中。
2021/4/13 14:24:01 203KB EDA 回译
1
共 187 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡