新华龙单片机寄存器配置软件ConfigurationWizardV3.00通过配置各个模块和寄存器生成程序模块，方便程序编写和程序规范，程序逻辑。
新华龙单片机灵活配置各个外设，给设计带来很多方便。
新华龙单片机灵活配置各个外设，给设计带来很多方便。
2024/3/23 21:01:37
13.4MB
1
参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。
利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。
为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。
对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。
（1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据；
（2）实现一条JRS指令，以便在符号标志位S=1时跳转。
需要改写ID段的控制信息，并改写IF段；
（3）实现一条CMPJDR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset；
（4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；
（5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器；
（6）探索5段流水带cache的CPU的设计。
利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。
为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。
对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。
（1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据；
（2）实现一条JRS指令，以便在符号标志位S=1时跳转。
需要改写ID段的控制信息，并改写IF段；
（3）实现一条CMPJDR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset；
（4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；
（5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器；
（6）探索5段流水带cache的CPU的设计。
2024/3/14 23:02:54
2.29MB
1
stm32103_Register_programming该存储库是为ARMcortex-m3（stm32f103c8）开发的一些示例和驱动程序的集合，其中没有使用硬件抽象层（HAL），并且完全从头编写。
使用ARM_MDK在Keil-microVision中开发。
参考
使用ARM_MDK在Keil-microVision中开发。
参考
2024/3/14 21:19:53
4.69MB
1
北京大学数字逻辑设计实验课程讲义（2018年）目录：实验一：门电路延迟特性测量与仪器的使用实验二：全加器及组合逻辑电路的设计方法实验三：二位数值比较器实验四：译码器及其应用实验五：数据选择器及其应用实验六：读写存贮器实验七：触发器与移位寄存器实验八：计数器实验九：并行加减集成逻辑电路管脚图关于自主设计
2024/3/10 6:49:26
1.68MB
1
自己开发做的TEF8816/SAF7741芯片的chime计算excel公式表格，给出频率、采样率、attack/release时间等参数，就能计算出所有的寄存器值。
2024/3/9 6:20:25
10KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB