FPGA上运行人脸识别源代码，ThisprojectattemptstorealizeafacedetectorusingVoila-Jonesalgorithm.ThereferenceCmodelisborrowedfrom[5kk73GPUAssignment2012](https://sites.google.com/site/5kk73gpu2012/assignment/viola-jones-face-detection),withsomemodifytofithardwareimplementationandfixedsomebug.ThecodeiswrittenbyVerilog/SystemVerilogandSynthesizedonXilinxKintexUltrascaleFPGAusingVivado.Thiscodeisjustexperimentalforfunction,alotofoptimizationcanfurtherbedone.

基于FPGA的UDP硬件协议栈，全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。
支持外部phy的配置，支持GMII和RGMII模式。
以下是接口inputclk50,inputrst_n,interfacetousermoduleinput[7:0]wr_data,inputwr_clk,inputwr_en,outputwr_full,output[7:0]rd_data,inputrd_clk,inputrd_en,outputrd_empty,input[31:0]local_ipaddr,//FPGAipaddressinput[31:0]remote_ipaddr,//PCipaddressinput[15:0]local_port,//FPGAportnumber//interfacetoethernetphyoutputmdc,inoutmdio,outputphy_rst_n,outputis_link_up,`ifdefRGMII_IFinput[3:0]rx_data,outputlogic[3:0]tx_data,`elseinput[7:0]rx_data,outputlogic[7:0]tx_data,`endifinputrx_clk,inputrx_data_valid,inputgtx_clk,outputlogictx_en

黑金FPGA原创教程ALTERAVerilogHDL篇适用平台型号：AX301/AX4010包含30个章节，例程详细，简单易懂

非常详细的资料，介绍了FPGA的DDS技术，文档内有verilog的源代码，可以直接使用，非常适合初学者，快点下载吧。

基于FPGA实时处理的双目测距系统.7z

FPGA

　　本实验为用lcd1602显示0到9之间顺序变化，考虑到状态较多，可通过case语句，每一句对应一个数字，从而实现在lcd1602上的显示。

数字调制解调技术的MATLAB与FPGA实现，绝对好资料。
所有程序均可完美运行

根据频率的定义和频率测量的基本原理。
测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；
1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期作好准备。
基于FPGA数码管的频率计设计

能够实现正弦波、方波、三角波、反三角波波形

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。