C++实现了一个自定义的数据结构——自然树,该自定义结构不同于二叉树及其他数据结构,每个节点的子节点个数不受限制,最大限度保留了数据的原始结构,并实现了其前序和后序遍历的方法。
优点是节省了内存,但缺点则是基于链表结构查询的时间开销会相对较大。
详细内容请查看我的博客《实现自定义的数据结构——自然》,链接:https://blog.csdn.net/jack__linux/article/details/113576127
2023/6/10 21:10:26 567KB c++ 树结构
1
二叉树的三种,前序、中序、后序遍历实例,是一个swf格式的。
2023/6/6 1:20:18 20KB 数据结构
1
冒泡排序快速排序直接插入排序简单选择排序希尔排序堆排序算法等对正序随机数,逆序随机数,无序随机数进行排序,并统计关键词比较次数记录移动次数的c++代码
2023/5/30 20:50:16 6KB c++ 数据结构 排序算法
1
非序贯蒙特卡洛模拟法通常被称为状态抽样法,它被广泛用在电力系统风险评估中。
这个方法的依据是,一个系统状态是所有元件状态的组合,且每一元件状态可由对元件出现在该状态的概率进行抽样来确定。
2023/5/15 16:32:42 6.95MB 蒙特卡洛算法 可靠度 非序贯 matlab
1
本书内容搜罗低等概率盘算、随机变量及其漫衍、数字特色、多维随机向量、极限度理、统计学底子不雅点、点估量与区间估量、假如查验、回归相关阐发、方差阐发等。
书落选入了部份在实际以及使用上弥留,但普通感应逾越本课程规模的资料,以备教者以及学者遴选。
本书并重底子不雅点的阐释,同时,在设定的数学水平内,力争做到叙述松散。
书中精选了百余道习题,并在书末附有揭示与解答。
本书可作为低级学校理工科非数学系的概率统计课程课本,也可供具备至关数学豫备(低等微积分及大批矩阵学识)的读者自修之用。
目录总序序第1章责任的概率1.1概率是甚么1.2古典概率盘算1.3责任的运算、前提概率与自力性习题第2章随机变量及概率漫衍2.1一维随机变量2.2多维随机变量(随机向量)2.3前提概率漫衍与随机变量的自力性2.4随机变量的函数的概率漫衍附录习题第3章随机变量的数字特色3.1数学期望(均值)与中位数3.2方差与矩3.3协方差与关连系数3.2方差与矩3.3协方差与关连系数3.4大数定理以及中间极限度理习题第4章参数估量4.1数理统计学的底子不雅点4.2矩估量、极大似然估量以及贝叶斯估量4.3点估量的优同性原则4.4区间估量习题第5章假如查验5.1下场提法以及底子不雅点5.2弥留参数查验5.3拟合优度查验附录习题第6章回归、相关与方差阐发6.1回归阐发的底子不雅点6.2一元线性回归6.3多元线性回归6.4相关阐发6.5方差阐发附录习题习题揭示与解答附表
2023/5/5 22:19:25 85.91MB 概率论与数理统计 陈希孺 pdf
1
基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL,VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录
2023/4/30 20:14:32 14.95MB Quartus FPGA CPLD
1
纵联零序倾向保护,叙述了220kV路线保护的原理
2023/4/30 11:33:50 449KB 纵联零序
1
1.将【ts并吞_步骤1】放到与*.m3u8同文件夹下,法度圭表标准会自动找到m3u8文件,并读取内容,依据秩序将*.ts文件并吞。
2.点击【末了并吞】后才气天生按m3u8秩序的批处置文件【ts并吞_步骤2(双击运行).bat】(由于权限下场请手动双击运行)。
3.新文件名为【ts并吞_步骤3MP4.mp4】主打成果:1.市面上底子满是乱序并吞的软件,并吞后的视频片断极其乱底子没法看,原本是1-2-3-4的秩序,依据文件名并吞后就变为2-3-1-4的秩序直接用不了,大概便是需要手动调秩序,累去世人,划不来。
本软件残缺按M3U8挪用秩序并吞,保障了视频播放的秩序性。
2.本法度圭表标准小、快、清静、免装置、随用随复制。
大大提前了并吞文件的繁杂水平。
3.下载蔑视频可用UCqq夸克等手机浏览器。
2023/4/22 1:24:41 24KB ts 合并 按顺序 m3u8
1
搜查齐全“1~N加减乘除了=给定整数”表白式的盘算法度圭表标准(VB编写)。
能够指定N=2~9,正序或者逆序,带进度条,下场能够存为.CSV文件。
2023/4/20 17:06:23 369KB 四则运算 趣味数学 算术表达式 24点
1
共 230 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡