主要是FIFO，状态机，静态时序分析入门，跨时钟域设计等内容，想要进阶Verilog的可以下载来看。
内容来源于对MOOC文档的整理。
内容来源于对MOOC文档的整理。
2024/6/5 10:48:30
2.26MB
1
有关FPGA的设计项目中经常需要用到多个时钟，有些辅助器件的控制时钟和驱动时钟具有不同的相时钟相位，因此本文对时钟的相位作了仿真及图示说明
2024/6/4 13:16:34
31KB
1
数字滤波器的MATLAB与FPGA实现第2版VHDL版自制书签，含配套光盘的源文件
2024/6/3 18:16:44
157.06MB
1
MC68HC908+fpga+SDRAM+TFP101DVI显示应用板PROTEL99SE原理图+PCB+封装库文件，Protel99se设计，包括原理图及PCB印制板图，可用Protel或AltiumDesigner(AD)软件打开或修改，可作为你产品设计的参考。
2024/6/3 18:45:05
678KB
1
基于FPGA的VerilogHDL-LPM_ROM控制器，完整工程，配合相关文档，对学习如何设计LPM_ROM控制器非常有帮助。
2024/6/3 2:12:15
306KB
1
片上系统是一个完整的系统，包括多个子模块，许多子模块是SoC必备模块。
整个SoC的设计和这些子模块的设计已经逐渐形成了明确的设计思想和方法。
本书将片上系统最常见的模块组织起来构成完整的SoC（DemoSoC），并以DemoSoC为例，讲述片上系统的设计思想和最新的设计方法学。
在最后几章，对DemoSoC进行了完善的FPGA验证。
整个SoC的设计和这些子模块的设计已经逐渐形成了明确的设计思想和方法。
本书将片上系统最常见的模块组织起来构成完整的SoC（DemoSoC），并以DemoSoC为例，讲述片上系统的设计思想和最新的设计方法学。
在最后几章，对DemoSoC进行了完善的FPGA验证。
2024/5/26 7:19:56
4.08MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB