qt4.6.2demo里的时钟只有时针和分针,在其基础上添加了秒针,构成了一个完整的时钟
2025/1/25 19:45:55 5KB clock qt
1
基于verilog的FPGA数字时钟,如果安装了ISE可以直接打开.xise文件下载到FPGA板上,否则可以找文件夹中的.v文件使用
2025/1/25 16:41:56 795KB FPGA Verilog ISE 数字时钟
1
自己用MFC编写的一个电子时钟,可以实时显示当前系统时间,有表盘、时针、分针、秒针等,可以显示星期,自行调整显示格式。
2025/1/17 5:29:28 3.63MB MFC 电子时钟 当前系统时间 VC
1
基于单片机的实时时钟的设计数码管加按键proteus仿真原理图keil源程序8位数码管显示加按键调整汇编源程序包括3个不同的文件就是有3种不同的算法!!!实现相同的功能!!
2025/1/14 5:27:50 219KB 单片机 实时时钟 数码管 汇编
1
本实验设计一个十字路口的交通灯控制器,分为东西和南北两个部分。
每个部分有五盏灯,分别为左转灯、直行灯、右转灯、人行道灯及黄灯,另外还有一个倒计时器。
左转灯、直行灯、右转灯、人行道灯亮表示允许通行,灯灭表示禁止通行;
黄灯亮表示即将有信号灯的状态发生改变;
倒计时显示了到下一状态的时间。
2.状态表(0表示灯灭,1表示灯亮)时间度量 东西方向  南北方向 东西方向 南北方向t/s ← ↑ → 行人 黄 ← ↑ → 行人 黄 倒计时/s 倒计时/s0~13 0 1 1 0 0 0 0 0 0 0 13 4513~15 0 1 1 0 1 0 0 0 0 0 2  15~28 0 1 0 1 0 0 0 0 0 0 13  28~30 0 1 0 1 1 0 0 0 0 0 2  30~43 1 0 0 0 0 0 0 0 0 0 13  43~45 1 0 0 0 1 0 0 0 0 0 2  45~58 0 0 0 0 0 0 1 1 0 0 45 1358~60 0 0 0 0 0 0 1 1 0 1   260~73 0 0 0 0 0 0 1 0 1 0   1373~75 0 0 0 0 0 0 1 0 1 1   275~88 0 0 0 0 0 1 0 0 0 0   1388~90 0 0 0 0 0 1 0 0 0 1   23.状态图(低电平表示灯灭,高电平表示灯亮)4.顶层设计图如图所示,交通灯控制器主要分为三个模块,交通灯状态控制,交通灯显示和倒计时。
交通灯状态控制模块:接受频率为1Hz的时钟信号,根据该信号进行处理,对交通灯显示和倒计时模块给出相应的状态编号(12个状态)。
交通灯显示模块:通过相应的状态设置两组交通灯的亮灭。
倒计时模块:通过相应的状态确定倒计时的基数及显示。
2025/1/13 11:13:48 546KB FPGA 交通灯 设计
1
IEEE1588(PTPv2)精确时钟同步协议,主从时钟同步报文抓包文件。
2025/1/12 16:50:03 579KB IEEE 1588 PTPv2
1
EMC(电磁兼容)问题分析与解决是电子设计和测试领域的重要议题。
在产品设计和开发过程中,EMC测试确保产品能够正常工作而不受电磁干扰影响,同时也不会对外部环境产生不可接受的电磁干扰。
EMC测试包括辐射发射测试、传导发射测试和静电放电测试。
辐射发射超标意味着产品在工作时对外发射的电磁波超过了限制标准,导致的电磁干扰可能导致其他设备不能正常工作。
传导发射超标则是指通过电源线或其他连接线路发出的干扰电流超过了标准。
静电放电问题则关注的是产品对外部静电放电的抵抗能力。
在EMC问题分析中,可以识别几个主要的要素:干扰源、耦合路径和敏感设备。
只有当这三个要素都存在时,才会形成EMC问题。
对于干扰源,常见的包括开关电源、继电器、马达、时钟等。
它们在运作过程中产生的电磁波可能超出限制,导致EMI(电磁干扰)问题。
耦合路径是干扰信号传输的通道,比如电缆、PCB线路、空间等。
敏感设备则是对电磁干扰比较敏感的电子组件。
工程师在进行EMC问题解决时,首先需要定位问题的源头。
定位的方式可以分为直觉判断和比较测试。
直觉判断依赖于工程师的经验积累,而比较测试则结合测试仪器和经验进行详细的定位。
对于辐射发射问题的解决,可以通过以下方法:1.减小差模信号的环路面积:在电路板设计阶段,通过合理布局,尽量减少差模电流形成的环路面积,从而降低辐射。
2.减小共模信号的回路路径:优化PCB布局设计,缩短共模电流的路径,减少辐射。
3.加大共模阻抗:在电源线路和信号线路上增加共模扼流圈、共模滤波器等,提高共模信号的阻抗,减少高频噪声电流。
4.增大干扰源与敏感电路的距离:物理上远离干扰源和敏感设备,以减少相互间的耦合。
另外,对于辐射发射超标的原因,工程师应该对辐射图进行分析,根据扫描图的不同形态判断出可能的问题所在。
例如,在30-300MHz频段内呈现包状扫描图,可能是电源问题引起的;
而扫描图中出现尖点,则可能是由电路中的晶振电路的倍频引起的。
通过频谱分析,在样机上找到远场中出现的频点,可以帮助确定辐射源。
此外,还可以采取一些基本的EMC设计措施,比如:-在连接线处加上磁环,以减少高频信号的辐射。
-使用屏蔽线缆,降低信号线的辐射和抗扰度。
-对PCB板的接口进行滤波处理,减少高频干扰信号的泄漏。
EMC问题的解决需要工程师在产品设计前期就充分考虑电磁兼容性问题,通过优化电路设计、PCB布局、器件选型以及采取适当的屏蔽和滤波措施,减少电磁干扰,确保产品能够通过EMC测试。
即使在产品设计阶段没有充分考虑EMC问题,通过后期的分析与整改,也可以有效解决EMC问题,达到电磁兼容标准。
2025/1/10 21:22:46 4.64MB 辐射超标 EMC测试 电磁兼容 干扰解决
1
电子时钟万年历+闹钟设置实现功能:1.一上电显示00-00-00,且‘-’一秒闪烁一次2.按键功能:k1:设置位k2:加位k3:减位k4:万年历、闹钟、时钟切换位
2025/1/10 9:34:58 2.04MB 51 PCB
1
在DSP的开发中,我们往往需要知道各个代码段所需的运行时间,本文档给出了CCS3.3环境用profile测试代码运行时间的步骤,这个方法虽然简便,但是精确率低。
除此之外统计时间还有3种办法,(1)根据C6000编译手册上所说,使用clock()函数。
(2)DSP/BIOS下的时间分析器。
(3)使用DSP片上自带的时钟,这种是最为精确的。
(4)利用TSCL和TSCH测量。
本文档给出了各种方法的详细说明以及例程代码。
2025/1/8 20:33:44 345KB DSP时间 DM642 CCS3.3 clock()函数
1
自己做着好玩的,原来是用液晶屏做了个可调时钟,现在想想用数码管做个看看。
可仿真,附有源代码,用普中科技开发板hc6800-Em3调试正常。
2025/1/5 22:02:01 66KB 时钟、仿真
1
共 817 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡