B码的格式引见,基于FPGA的编码及解码方法
2019/6/20 2:20:44 256KB FPGA IRIG-B
1
多进制数字频率调制也称多元调频或多频制。
M频制有M个不同的载波频率与M种数字信息对应,即用多个频率不同的正弦波分别代表不同的数字信号,在某一码元时间内只发送其中一个频率。
2018/4/22 6:13:44 166KB FPGA MFSK
1
多进制数字频率调制也称多元调频或多频制。
M频制有M个不同的载波频率与M种数字信息对应,即用多个频率不同的正弦波分别代表不同的数字信号,在某一码元时间内只发送其中一个频率。
2016/9/7 5:44:24 166KB FPGA MFSK
1
本人用VHDL语言写的波形发生器程序....这个是我期末考试的作业...仅供参考....
2021/6/25 23:09:56 5.4MB FPGA 波形发生器
1
使用QuarterII软件进行verilog言语编写的代码,里面有完整的代码以及器件的链接
2020/7/14 17:04:21 6.78MB FPGA 频率计
1
使用QuarterII软件进行verilog言语编写的代码,里面有完整的代码以及器件的链接
2020/9/1 8:36:02 6.78MB FPGA 频率计
1
很好的资料,学习I2C,FPGA很有协助。
希望大家多多支持
2021/5/4 8:26:22 215KB FPGA I2C
1
博文《基于Matlab的CRC24A的实现》的仿真代码,可指点FPGA实现CRC24A。
2015/6/15 17:54:48 2KB crc crc16 crc24A
1
是我本人用过,包括从网上搜集到的关于fft在fpga上的应用,包括程序,以及关于ipcore的资料
2019/11/26 6:19:22 12.6MB fft fpga ipcore 资料
1
针对信道化滤波器要求运算速度快、消耗资源多、难以实时处理的突出问题,从多相滤波器,信道化滤波器的结构、原理和运算效率分析出发,推导了一种基于多相带通结构的信道化滤波器算法模型。
这种算法将现有多相结构信道化滤波器模型中的低通设计改为带通设计,实现了复数乘法运算全部集中在带通滤波环节当中,并采用协调分级DFT算法的实现方案,大幅度节省了硬件资源,提高了运算效率,实现了信道化滤波器在通用FPGA和DSP芯片中的实时处理,硬件仿真结果验证了算法模型的正确性和无效性。
2015/1/13 23:06:21 292KB 滤波器算法
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡