Altera系列FPGA芯片IP核详解,alteraIP核是面向Alterak可编程门阵列芯片的优化的,实现电子设计中常用功能的封装模块,关于altrea常用IP引见都在这里面了。
2019/6/6 20:52:17 209.79MB Altera系列FPGA芯片
1
使用Verilog自顶向下设计60进制计数器(例子为1Hz,可修正频率),并用数码管动态显示,已在Basys2开发板验证通过。
1
FPGA的CNN网络加速代码,重磅资源,亲侧可用的,讲述了运用HLS写入深度学习CNN的推断部分加速代码,网络通用性高。
2021/5/11 14:45:40 33.8MB FPGA CNN 加速
1
基于fpga的ppm位同步verilog代码采用锁相环同步分为4部分,明晰明了,高频时钟为8倍频
2020/6/10 12:04:19 3KB fpga ppm 位同步 verilog
1
基于FPGA的超声波测距零碎,武汉理工大学博士学位论文
2015/11/3 16:54:53 5.63MB FPGA
1
用verilog编写的基于PCF8591的AD采样程序,曾经编译通过,并包含数码管显示模块(0~3.3V),以及将采集到的8位数据通过串口传输的功能
2018/3/24 1:03:01 4.15MB FPGA verilog PCF8591 IIC
1
毕业计划论文基于FPGA技术的数字存储示波器计划
2018/6/11 20:09:01 1.38MB 毕业设计
1
LTC1864_16bits_ADC驱动法式,FPGA,Verilog
2017/4/8 9:49:56 4KB fpga verilog
1
基于FPGA的2ASK调制解调,里面有详细的工程说明,对于学习ISE软件和通信原理的知识很有协助
2016/2/23 11:30:53 393KB FPGA,2ASK,调制解调,ISE
1
能够手机上设置波形种类:正弦波、方波以及三角波;
设置频率:1Hz~10kHz、幅度:10mV~2V;手机通过Wifi发送信号,驱动DDS以及DAC模块产生的波形的设计。
本实验次要包括五个模块:(1)WIFI通讯模块(moduleWIFI_ESP82);
(2)指令信号接收模块(uart_txmodule);
(3)波形控制模块(logic_ctrl);(4)波形发生器及频率控制模块(DDS);(5)DAC波形显示模块(DAC081S101_driver)。
实验所用仪器为小脚丫Baseboard底板、手机和示波器。
2019/4/26 23:22:54 10.54MB FPGA 信号发生器 WIFI 手机控制
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡