FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已经在Altera的CycloneIII的DE0板子上试验成功验证),所有代码均在此txt文档里面,只不过里面调用了三个rom查找表(地址宽度10bit,数据宽度10bit)只需要你本人加进去就行了(Quartus里面有这个模块)。
我的板子验证时能跑到16M,系统时钟最好选高一点,我选的是150M,呵呵
2016/10/14 13:56:30 15KB FPGA DDS
1
Photopea是用于编辑栅格的免费在线工具:artist_palette:以及支持PSD,XCF和Sketch文件的矢量图形。
由于Photopea并非完全开源,因而该帐户可作为错误报告和一般讨论的地方。
支持的格式:复杂:PSD,AI,XCF,草图,XD,图,PXD,CDR,SVG,EPS,PDF,PDN,WMF,EMF。
栅格:PNG(APNG),JPG,GIF,WebP,ICO,BMP,PPM/PGM/PBM,TIFF,DDS,IFF,TGA。
原始:DNG,NEF,CR2,ARW,GPR,3FR,FFF。
:envelope::thumbs_up::bird::orange_book::party_popper::light_bulb:,,,
2018/7/24 2:27:42 34KB
1
DDS波形发生器由FPGA产生DDS数字信号
2020/3/20 22:49:12 409KB dds
1
采用DDS技术,以AD9851芯片为核心,LCD12864液晶为显示模块,采用矩阵键盘输入的函数信号发生器。
该信号发生器能够产生正弦波和方波,实现正弦波输出频率范围100Hz~10MHz,方波输出频率为100Hz~1MHz,频率分辨率为0.04Hz,在频率范围内实现步进调理和任意调理两种控制方式并可显示产生的波形的频率和步进单位等信息。
该信号发生器具有频率稳定,变频快速,幅值稳定,波形失真度低,电路结构简单,体积小,功耗低,价格低廉等特点。
1
具体看博客:https://blog.csdn.net/qq_33231534/article/details/108424647DDS全称为直接数字频率合成(DirectDigitalSynthesis),其基本原理是在一个周期波形数据下,通过选取其中全部数据或抽样部分数据组成新的波形,由奈奎斯特采样定理可知,最低两个采样点就可以组成一个波形,但实际上最少需求4个点。
其原理框图如下
2022/10/9 16:49:48 22.08MB fpga verilog
1
DDS产品AD9959参考驱动代码
2019/2/23 4:52:56 74KB 射频
1
C言语,基于51单片机的DDS信号发生器(AD9833)程序
2015/3/25 21:38:22 83KB DDS AD9833
1
2017年电赛的题目,很可惜只拿到了省一等奖,次要是小信号的能力太差了,DDS信号台小无法输出,放大器放大小信号噪声太大。
可以作为设计系统参考一下。
2019/1/11 6:54:34 938KB 2017电赛
1
ad9851——DDS包含程序STM32程序C51程序以及资料,STM32程序有本人亲身调试。
2020/2/19 18:03:14 5.19MB ad9851 DDS 程序STM32 C51
1
鉴于上次传的只要Verilog代码,怕对于像半年前的我一样的初学者仍然会遇到很大困难,现特把本人课程设计的整个Quartus工程文件一并上传,希望有用。
用时只需用Quartus打开工程文件即可编译运行,频率可达16M没问题。
2021/4/15 19:27:46 16.23MB FPGA DDS 信号发生器 Quartus工程文件
1
共 110 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡