为了提升超声成像系统的图像质量，将可变分数时延滤波器引入超声成像系统声束形成环节，首先介绍了一种在实践中便于实现，且节省存储资源的Farrow结构可变分数时延滤波器，通过仿真验证了该时延滤波器能够提高时延精度，有效弥补时延误差导致的图像尾影；
其次在FPGA中实现了该滤波器功能，时序仿真结果说明FPGA实现结果与理论分析一致，可用于实际工程实践。
其次在FPGA中实现了该滤波器功能，时序仿真结果说明FPGA实现结果与理论分析一致，可用于实际工程实践。
2024/3/28 9:19:49
1.51MB
1
本人实战项目用C#编程读取多块电表，按照时序读取，解读电力协议报文，自动统计数据，转换成浮点数据。
2024/3/25 17:20:43
100KB
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2024/3/13 17:01:33
3.42MB
1
1. 多级反馈队列调度算法编写一个控制台程序模拟多级反馈对列调度算法。
设需要调度的进程情况存放在文本文件“process.text”中，如下图所示（进程情况可以自己设置）1 0 72 1 83 2 104 3 45 4 36 5 27 6 68 7 5每一行描述一个进程，包含若干个字段字段间用Tab建或空格隔开。
第一个字段代表进程的编号，第二个字段代表进程到达的时间，第三个字段代表 。
队列个数和每个队列的时间片长度可以由自己设置他们的值。
要求程序必须能够正确给出各个进程到达，调度，运行和完成的时序，并将相应的信息打印出来。
举列如下：T=0时刻，进程1到达。
。
。
T=0时刻，进程1开始被调度执行。
。
。
。
。
。
。
。
T=1时刻，进程2到达。
。
。
最后，计算并打印出各个进程的周转时间和带权周转时间。
设需要调度的进程情况存放在文本文件“process.text”中，如下图所示（进程情况可以自己设置）1 0 72 1 83 2 104 3 45 4 36 5 27 6 68 7 5每一行描述一个进程，包含若干个字段字段间用Tab建或空格隔开。
第一个字段代表进程的编号，第二个字段代表进程到达的时间，第三个字段代表 。
队列个数和每个队列的时间片长度可以由自己设置他们的值。
要求程序必须能够正确给出各个进程到达，调度，运行和完成的时序，并将相应的信息打印出来。
举列如下：T=0时刻，进程1到达。
。
。
T=0时刻，进程1开始被调度执行。
。
。
。
。
。
。
。
T=1时刻，进程2到达。
。
。
最后，计算并打印出各个进程的周转时间和带权周转时间。
2024/3/9 6:18:33
18KB
1
台湾高焕堂编著，真是中国式《HeadFirstUML》。
尽管是快速读完本书，也觉得作者用浅显易懂的文字来描述比得上我大二上了一整个学期的UML课程。
虽然是专门讲UML中的USECASE，但的确是分析系统功能要求、系统外部视图的更好手段。
比那复杂笼统的UML课程要实用得多。
尤其是作者特地讲述了“活动的分解”，流程图、数据流图与USECASE的差异，没看书之前的确是把这些概念混淆起来理解了。
~USECASE就类似于黑箱，是对一个系统内部实现机制、原理的封装，时刻保持以用户(User)的观点来看待一个系统，这是获取用户需求的重要手段。
书中提到：USECASE是表达黑箱观点的高校途径。
USECASE与WebService的相似性。
还有更有价值的是，书中有一半的纸张用于详尽的实例，包括：需求描述、USECASE图、类图、时序图、完整代码，非常有价值。
或许，我要学会像书中那样子以“需求描述、USECASE图、类图、时序图”的流程来分析问题。
尽管是快速读完本书，也觉得作者用浅显易懂的文字来描述比得上我大二上了一整个学期的UML课程。
虽然是专门讲UML中的USECASE，但的确是分析系统功能要求、系统外部视图的更好手段。
比那复杂笼统的UML课程要实用得多。
尤其是作者特地讲述了“活动的分解”，流程图、数据流图与USECASE的差异，没看书之前的确是把这些概念混淆起来理解了。
~USECASE就类似于黑箱，是对一个系统内部实现机制、原理的封装，时刻保持以用户(User)的观点来看待一个系统，这是获取用户需求的重要手段。
书中提到：USECASE是表达黑箱观点的高校途径。
USECASE与WebService的相似性。
还有更有价值的是，书中有一半的纸张用于详尽的实例，包括：需求描述、USECASE图、类图、时序图、完整代码，非常有价值。
或许，我要学会像书中那样子以“需求描述、USECASE图、类图、时序图”的流程来分析问题。
2024/2/27 4:17:15
31.4MB
1
DigitalIntegratedCircuitsADesignPerspectiveSecondEdition（数字集成电路——电路、系统与设计）2ndedited.pdf英文版全文+练习题+答案本书由美国加州大学伯克利分校JanM.Rabaey教授撰写。
全书共12章，分为三个部分：基本单元、电路设计和系统设计。
本书在对MOS器件和连线的特性做了简要介绍之后，深入分析了数字设计的核心——invertor,combinationalcircuitdesign,sequentialcircuitdesign,..控制器、运算电路以及存储器这些复杂数字电路与系统的设计中。
为了反映数字集成电路设计进入深亚微米领域后正在发生的深刻变化，第二版增加了许多新的内容，并以0.25微米CMOS工艺的实际电路为例，讨论了深亚微米器件效应、电路最优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、芯片测试和可测性设计等主题，着重探讨了深亚微米数字集成电路设计面临的挑战和启示。
全书共12章，分为三个部分：基本单元、电路设计和系统设计。
本书在对MOS器件和连线的特性做了简要介绍之后，深入分析了数字设计的核心——invertor,combinationalcircuitdesign,sequentialcircuitdesign,..控制器、运算电路以及存储器这些复杂数字电路与系统的设计中。
为了反映数字集成电路设计进入深亚微米领域后正在发生的深刻变化，第二版增加了许多新的内容，并以0.25微米CMOS工艺的实际电路为例，讨论了深亚微米器件效应、电路最优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、芯片测试和可测性设计等主题，着重探讨了深亚微米数字集成电路设计面临的挑战和启示。
2024/2/26 12:35:52
9.93MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB