数字电子技术基础课程设计,用74系列161,192计数器,和74系列逻辑门芯片,配合译码器和数码管显示。
实现交通灯的倒计时。
红灯40s,绿灯20s,黄灯5s。
通过改变192预置数,可以改变时间。
2026/1/1 7:31:25 312KB multis
1
开发环境为vivado2017.4和Basys3的开发板。
其中包括方波信号发生器(1Hz-10MHz可调,分5个挡位,占空比20%-80%可调)。
等精度测量法,待测信号占空比和频率信息有数码管显示,按键切换显示。
资源非常可靠完整,分数价值远远不止5分。
这个也是2015全国电赛的题目,只不过不包括VGA显示部分。
2025/12/30 10:25:18 23.83MB Verilog
1
以重排九宫问题/八数码问题为例,以启发式搜索方法求解给定初始状态和目标状态的最优搜索路径
2025/12/29 16:25:56 165KB 启发式搜索
1
利用vivado平台设计数字钟,设计状态机分时复用数码管位选端,逐位置入数字并计时,初学者设计多多包涵
2025/12/28 0:31:55 823KB FPGA
1
1.八位二进制加数与被加数输入2.三位数码管显示3.三位十进制加数与被加数的输入
1
51单片机通过建立4x4矩阵按键在8段数码管上面显示0~F,十六个按键值。
有两种扫描方法可用。
1
用于数电实验作业,可以通过控制开关,使进行十二进制的加减法,并且在七段数码管上显示。
主要用于SYSU的数电作业。
21KB protues J-K
1
1)设计制作一个可容纳四组参赛的数字式抢答器,每组设置一个抢答按钮供抢答时使用,且电路具有第一抢答信号的鉴别和锁存功能。
2)在主持人将系统复位并发出抢答指令后,用数码管显示第一抢答组别且该组别对应指示灯亮,同时电路应具有自锁功能,使别的抢答开关不起作用
2025/12/18 17:08:10 300KB 数电 抢答器 课程设计
1
本项目为实现八数码问题求解。
采用jsp+struts1实现bs架构,前端通过jsp显示界面,后台通过Java类封装核心算法。
2025/12/17 17:52:54 2.5MB 人工智能 八数码问题
1
共 795 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡