首页 人工智能 机器学习     /    XilinxDDR3工程代码(APP接口)

XilinxDDR3工程代码(APP接口)

上传者: weixin_41791315 | 上传时间:2017/11/11 17:56:43 | 文件大小:299.4MB | 文件类型:ZIP
XilinxDDR3工程代码(APP接口)
内容名称:DDR3(APP/Naive接口)工程代码工程环境:XilinxVIVADO2018.3内容概要:使用XilinxVIVADO中的MIGIP核,读写位宽设置为128比特,并设计了外部读写模块Verilog代码,直接对Xilinx定义的APP接口进行操作。
本工程已经过Testbench测试无误,并已将仿真所需的头文件ddr3_model_parameters.vh和DDR3仿真模块文件ddr3_model.sv添加进工程中,读者下载后能直接进行仿真。
本工程的建立、代码实现原理、仿真测试讲解等已在博客主页文章中进行展现,以便于读者理解。
适合人群:FPGA(VIVADO)使用者,掌握Verilog。
阅读建议:结合主页博客讲解进行阅读。

文件下载

资源详情

[{"title":"(1081个子文件299.4MB)XilinxDDR3工程代码(APP接口)","children":[{"title":"compile_simlib.log <span style='color:#111;'>136.80KB</span>","children":null,"spread":false},{"title":"ddr3_rw.v <span style='color:#111;'>4.41KB</span>","children":null,"spread":false},{"title":"ddr3_rw_top.v <span style='color:#111;'>4.85KB</span>","children":null,"spread":false},{"title":"mig_7series_0_ooc.xdc <span style='color:#111;'>1.77KB</span>","children":null,"spread":false},{"title":"mig_7series_0.xdc <span style='color:#111;'>19.61KB</span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":" <span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明