首页 人工智能 机器学习     /    XilinxDDR3工程代码(AXI4接口)

XilinxDDR3工程代码(AXI4接口)

上传者: weixin_41791315 | 上传时间:2020/1/10 15:45:47 | 文件大小:49.71MB | 文件类型:ZIP
XilinxDDR3工程代码(AXI4接口)
内容名称:DDR3(AXI4接口)工程代码工程环境:XilinxVIVADO2018.3内容概要:使用XilinxVIVADO中的MIGIP核,设计了外部读写模块Verilog代码,并对读写模块进行封装,封装成一个类似BlockRAM/FIFO的黑盒子,以便在实际使用中直接调用外部接口。
本工程将核心参数(比如数据位宽、DDR突发长度、数据量大小等)设置成parameter,便于读者根据本身项目需求进行调整。
本工程经过FPGA上板实测,工程建立与代码实现的原理已在博客主页进行讲解,以便于读者理解。
适合人群:FPGA(VIVADO)使用者,掌握Verilog。
阅读建议:结合主页博客讲解进行阅读。

文件下载

资源详情

DDR3工程代码(AXI4接口)-cite-

评论信息

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明