AES加解密算法的FPGA优化设计。
针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究
针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究
2024/6/18 20:02:17
2.02MB
RSA与AES混合加密算法的实现http://blog.csdn.net/jkxqj/article/details/25228707
2024/6/18 10:13:01
10KB
这个例子描述了MD4碰撞,很有研究价值,大家可以仔细研究下...这个例子描述了MD4碰撞,很有研究价值,大家可以仔细研究下
2024/6/12 7:46:18
8KB
