FPGA控制TDC-GPX芯片进行测量,测量结果由usb发送至电脑,使用时先将程序下载到FPGA开发板,然后通过cyconsole下载USB固件tcxmaster.hex,电脑向FPGA发送十六进制0a0a启动测量,发送0b0b结束测量,发送0f0f对芯片进行复位
2025/1/31 2:24:02 7KB USB2.0 TDC TDC-GPX
1
通过利用QuatrusII软件编写verilog的AD转换代码,使用USBblaster将代码下载到FPGA开发板中,外接10MHz信号源,从而可将模拟信号转换为数字信号
2025/1/27 22:11:03 385KB verilog FPGA AD
1
ASK是数字调制解调系统中最简单的,特别适合初学者学习FPGA开发,文档中有i详细的ASK调制解调模块
2024/12/21 13:31:20 1KB ASK FPGA
1
基于spartan3火龙刀系列FPGA开发板制作的VGA实验例程.7z
2024/10/1 11:20:23 7KB 基于spartan3火龙刀系列F
1
Gardner算法FPGA开发工程数控振荡器及插值间隔产生模块farrow插值滤波器模块Gardner定时误差检测及环路滤波器模块
2024/9/21 16:27:26 1.07MB Gardner VHDL 通信信号处理
1
特别好的FPGA开发资料,用不同的思想教人很快掌握FPGA的开发流程。
26.73MB FPGA
1
它具有计时功能。
此秒表有两个按键(reset,start)按下reset键后,秒表清零,按下start键后,开始计时,再次按下start键后,停止计时,用FPGA开发板上的两个七段数码管显示时间(以秒为单位),计时由0到59循环。
高级要求(可选):实现基本要求的前提下,增加一个按键(select),用于轮流切换两个七段数码管分别显示百分之一秒,秒,分钟。
规格说明:1.通过按下reset键(异步复位),将秒表清零,准备计时,等检测到start键按下并松开后,开始计时。
如果再次检测到start键按下并松开后,停止计时。
通过不断检测start键,来确定秒表是否开始计时2.在秒表计时时,七段数码管能够循环的由00…59,00…59…。
3.开始默认两个七段数码管显示秒,在检测到select键按下并松开后,数码管切换到显示分钟,再次检测到select键按下并松开后,数码管切换到显示百分之一秒,当再次检测到select键按下并松开后,数码管切换到重新显示秒。
4.在秒表停止时,数码管依然能够正常切换显示百分之一秒,秒,分钟。
5.本实验使用FPGA板:basys3(建project时,需要选择该芯片的型号)。
1.3MB VHDL
1
RTL8211EG千兆网开发测试程序,编译通过并测试,可放心使用,需要开发千兆网的朋友,可以参考下这个程序。
2024/8/11 5:40:58 7.23MB 千兆网 FPGA
1
这是一个基于verilog的小数分频,在FPGA开发设计中,分频模块必不可少的会用到。
2024/7/2 9:48:22 292KB verilog 小数分频
1
VHDL转换verilog工具软件绿色版,亲测可用。
绝对是FPGA开发人员必备利器
2024/6/12 16:27:48 38.51MB vhdl verilog
1
共 50 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡