基于FPGA的ad采集用veilog语言的源代码适合初学者
2024/11/8 8:42:07 91KB ad采样 FPGA
1
ATT7022C电能计量芯片,除计量外,内部自带AD采样,用于谐波分析
2024/10/11 5:35:58 336KB ATT7022C电能计量芯片
1
很好用,实时更新显示,lcd1602的程序可以用51单片机的移植
2024/9/18 20:57:51 4KB msp430f149 单路AD lcd1602
1
分给的再高都不过分决定能用,SingalTAP自己看波形DE2板子可以用,AD采样用的一个很随意的并行AD,EP2CQ208的芯片要自己改下SingaltapII的存储深度,如果这个自己都编译不过,理解不了的话,就放弃FFT吧
2024/9/15 6:27:31 30.34MB FFT ALTERA
1
这是我用attiny13做的pwm和ad采样程序,通过改变采样电压来控制占空比大小,调试成功!
30KB attiny13 pwm ad
1
使用stm32f103的AD采样器对正弦波进行采样,并且记录下采样得到的最大值和最小值,通过转换公式得到电压值,从而实现正弦波电压峰峰值的测量。
2024/8/17 6:52:46 7.48MB 正弦波峰峰值 stm32f103 AD
1
通过FPGA控制12位高性能AD采样芯片AD9235,进行AD转换。
2024/3/15 6:52:04 6.22MB FPGA AD转换
1
dspic33f的AD采样程序实例,通过示波器验证
2024/2/16 5:44:48 5KB dspic33f AD
1
基于FPGA的FM调制与解调,资源为FM工程文件和说明文件,软件QuartusII11.0,语言verilogHDL,调制信号为正弦波,载波信号为正弦波,FM调制直接调频(DDS技术),FM解调非相干解调(微分,取绝对值,低通滤波器)。
一个完整的FM调制/解调系统主要分为模数(AD)转换器、FM调制器/解调器和数模(DA)转换器这三部分。
在本次设计中,信源用正弦波代替,载波同样也是正弦波,在FPGA内部通过DDS产生正弦信号来模拟AD采样数据。
在做FM解调器的实现时,调制器的输出直接在FPGA内部连接解调器的输入,不经过DAC输出与ADC输入,解调器直接输入调制后的离散的波形数据。
如图1所示,直接用数字已调信号代替量化后的模拟已调信号,虚线方框内的部分省略掉了。
2023/9/1 14:48:49 8.01MB FPGA调制解调 FM调制解调 Quartus II
1
28335结合AD采样的svpwm实现..
2023/8/10 11:14:50 306KB 28335 svpwm
1
共 22 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡