搜索【ILO】的结果-好快吧下载

单周期CPU的Verilog设计代码

single_period_CPU_opt.zip内部完整代码仿真测试都通过

2024/7/2 21:52:18 426KB CPU 单周期 verilog

1

基于verilog的小数分频

这是一个基于verilog的小数分频，在FPGA开发设计中，分频模块必不可少的会用到。

2024/7/2 9:48:22 292KB verilog 小数分频

1

veriloghdl语言简易十进制计算器

使用VerilogHDL语言开发的简易十进制计算器。
输入为4*4矩阵键盘，输出为数码管，可进行一位十进制加减乘除运算。
FPGA芯片为CycloneIIEP2C8C208。
使用时管脚分配应根据实际硬件情况重新编订。

2024/7/2 3:21:22 1.24MB VerilogHDL FPGA 矩阵键盘 十进制计算器

1

串口通信verilog代码

非常好的描述串口通信的verilog代码，非常全，包括收发双方的代码，还涉及到自定义串口通信指令

2024/7/1 8:53:36 76KB 嵌入式 串口通信 Verilog 自定义指令

1

HPILO3简体中文语言包及固件

HPILO3简体中文语言包及固件，请同时更新固件和语言包后就为中文

2024/6/30 10:46:56 5.91MB HP ILO3 简体中文

1

ECC点乘verilog硬件实现

实现了ECC点乘，二进制伽罗瓦域，顶层点乘算法模块使用了一篇论文中介绍的高速点乘运算

2024/6/29 22:14:08 13KB verilog，

1

32位ARM的ALU设计（基于FPGA）

本资源是用Verilog语言书写的32位ARM的ALU设计，FPGA实现。

2024/6/28 3:12:44 248KB 32位ARM ALU FPGA Verilog

1

数字设计与Verilog实现第5版[（美）马诺，（美）奇莱蒂著]_高清带索引书签目录中文版

数字设计与Verilog实现第5版[（美）马诺，（美）奇莱蒂著]_高清带索引书签目录_电子工业出版社_P370_2015.01_13693982_中文版

2024/6/27 11:40:06 117.87MB 数字设计 Verilog 实现高清

1

用于通信的4PPM编码verilog代码

本人自己编写的一个基于PPM_4的verilog代码，其中实现了对信息的PPM编码，需要有同步时钟和输入有效信号区。

2024/6/24 11:16:24 3KB PPM-4

1

IEEEStandardforVerilog2001版和2005版

IEEE的Verilog语言标准，分别是2001版和2005版，可以根据开发工具拿来参考对比。
IEEEStandardforVerilog®HardwareDescriptionLanguage

2024/6/22 15:33:45 4.81MB Verilog IEEE标准 Verilog标准

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源