VLSI设计和优化问题，包括两个内容：反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化。
使用hspice网格形式设计优化，文档内代码可直接使用。

这是我的一个课堂作业。
感兴趣的可以看看hspice这是我的一个课堂作业。
感兴趣的可以看看hspice

本文着眼于目前普遍应用在城市道路上的交通灯控制系统，从课程设计的题目要求出发，设计了一个东西方向和南北方向十字路口的交通灯控制电路。
首先进行交通灯状态变换的分析和交通灯总体框架的设计，接着提出了2种电路设计方案，通过优劣比较后选定了方案2：先设计让倒计时显示器按规律运行的电路，再通过倒计时电路的信号来控制交通灯按4种状态循环变换。
电源电路采用9V变压器、整流桥和稳压管，使220V的交流电转换为5V的直流电。
4Hz方波脉冲由555定时器产生，再由74LS193实现4分频，最终输出1Hz的脉冲信号；
用两块74LS193实现倒计时，一块显示十位，一块显示个位，用2个D触发器74HC74实现30s，20s，5s时间的转换；
利用倒计时电路控制4个状态。
最后通过74LS138和相应的逻辑门实现对交通灯亮灭的控制。

最全的模电数电multisim仿真电路实例，只要1积分，包含1-5-1a二极管仿真电路.ms91-5-2稳压管仿真电路.ms91-5-3BJT仿真电路.ms91-5-4aMOSFET仿真电路.ms910-10-1a单相桥式整流电路.ms710-10-2a桥式整流电容滤波电路.ms710-10-3硅稳压管稳压电路.ms710-10-4串联型直流稳压电路.ms710-10-5a三端集成稳压器-a.ms710-10-5b三端集成稳压器-b.ms710_循环计数器.ms92-9-1a单管共射放大电路.ms92-9-1b单管共射放大电路直流通路.ms92-9-2工作点稳定电路.ms92-9-3a共集电极放大电路.ms92-9-4a共基极放大电路.ms92-9-5a共源极放大电路.ms93-5-1aRC高通电路.ms93-5-2aRC耦合单管共射放大电路.ms93D运算放大器应用.ms93D运算放大器应用.ms9(Securitycopy)4-5-1aOTL乙类互补对称电路.ms94-5-2aOTL甲乙类互补对称电路.ms94-5-3a复合管OCL甲乙类互补对称电路.ms94.ms9(Securitycopy)5-7-1长尾式差分放大电路.ms75-7-2恒流源式差分放大电路.ms75.ms9555Astable.ms9555Astable.ms9(Securitycopy)555单稳触发器.ms9555单稳触发器.ms9(Securitycopy)555振荡器(占空比可调).ms9555振荡器(占空比可调).ms9(Securitycopy)6-6-1电流串联负反馈电路.ms76-6-2电压并联负反馈电路.ms76-6-3电压串联负反馈电路.ms76.ms97-7-1a反相比例电路.ms77-7-1b同相比例电路.ms77-7-1c差分比例电路.ms77-7-2三运放数据放大器.ms77-7-3求和电路.ms77-7-4a积分电路.ms774LS194移位寄存器.ms974LS194移位寄存器.ms9(Securitycopy)74LS47译码器.ms974LS47译码器.ms9(Securitycopy)74LS90七进制计数电路.ms974LS90六十进制计数器.ms974LS90六十进制计数器.ms9(Securitycopy)74LS90六进制计数电路.ms974LS90十进制电路.ms974LS90测试电路.ms98-3-1a二阶低通滤波器.ms78-3-2a带通滤波器.ms78-3-3a单限比较器.ms78-3-4a滞回比较器.ms78-3-5a双限比较器.ms78-3-6a集成单限比较器.ms79-6-1aRC串并联网络振荡电路.ms79-6-2a矩形波发生电路.ms79-6-3三角波发生电路.ms7A-5-13aIV分析仪测二极管.ms7A-5-14aIV分析仪测BJT.ms7A-5-15aIV分析仪测FET.ms7A-5-7阻容耦合单管共射放大电路.ms7AC－DC变换器.ms9ADC实例.ms9ADC实例.ms9(Securitycopy)BTL功放.ms9BTL功放.ms9(Securitycopy)D触发器的研究.ms9IDAC测试电路.ms9J-K触发器的研究.ms9LIST.TXTOCL功放.ms9OCL功放.ms9(Securitycopy)OC门应用实验.ms9OC门应用实验.ms9(Securitycopy)OC门测试（74LS22）.ms9R-S触发器的研究.ms9RC一阶电路.ms10RF放大器(频谱分析仪).ms9RF放大器(频谱分析仪).ms9(Securitycopy)RF放大器.ms9RF放大器.ms9(Securitycopy)RF放大器（网络分析仪）.ms9RF放大器（网络分析仪）.ms9(Securitycopy)VCVS.ms9VCVS.ms9(Securitycopy)VDAC原理图.ms9VDAC原理图.ms9(Securitycopy)三态R-S触发器(4043).ms9三态缓冲器测试.ms9三态缓冲器组合电路.ms9三态门应用.ms9三极管的开关特性研究（3D）.ms9三极管的高频特性分析.ms9三端稳压源.ms9三角波发生器.ms9三角波发生器.ms9(Securitycopy)三通道总加器实验.ms9三通道总加器实验.ms9(Securitycopy)与非门搭接的逻辑电路.ms9与非门测试

本课程设计要求设计一种多波形产生电路，该电路主要由信号的运算与处理电路，它主要由信号产生电路、信号运算电路、信号处理电路构成。
多种波形的产生就是使用各种基本的电子元器件对电信号产生，运算，处理等电路。
具体应用了555芯片、74LS74芯片、LM324运放芯片。
555芯片是一个可以产生多谐振荡的芯片，配合其他电子器件可以产生方波等。
74LS74是以个有着四个双D触发器的芯片，我们可以把它连接为一个四分频的电路；
RC积分器就是使用电容的充放电对方波积分产生三角波；
LM324是有四个运放的芯片，我们可以使用这些运放器构成低通滤波电路，和振荡器产生正弦波。
本次课程设计的目是1.使用555时基电路产生频率20kHz-50kHz连续可调，输出电压幅度为1V的方波Ⅰ。
2.使用数字电路74LS74，产生频率5kHz-10kHz连续可调，输出电压幅度为1V的方波Ⅱ。
3.使用数字电路74LS74，产生频率5kHz-10kHz连续可调，输出电压幅度峰峰值为3V的三角波。
4.产生输出频率为20kHz-30kHz连续可调，输出电压幅度峰峰值为3V的正弦波Ⅰ。
5.产生输出频率为250kHz，输出电压幅度峰峰值为8V的正弦波Ⅱ。

基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL，VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录

方案一个付与数字电路实现,对于时,分,秒.数字展现的计时装置,周期为24小时，展现满刻度为23时59分59秒，并具备校时成果以及报时成果的数字电子钟。
电路首要付与中规模集成电路.本体系的方案电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码展现电路模块、整电报时模块、校时模块等部份组成。
付与电池作电源，付与低功耗的芯片及液晶展现器，暴发器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器付与同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74LS32及扬声器组成。

首要内容1.CMOS门电路2.CMOSRAM单元及阵列3.CMOSD触发器4.CMOS放大器5.双极集成电路

很实用的Verilog实例！目录：王金明：《VerilogHDL程序设计教程》程序例子，带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器（不含优先顺序）【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“？”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的

数电课程设计、密码电子锁的Multisim电路设计、运用4个D触发器实现。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。