产生的信号可以是正弦波或方波、三角波、锯齿波;
可以用SignalTap逻辑分析。
可以用ModelSim仿真。
全部打包在文件中。
工程适用版本为QuartusII13.0,不可低于该版本。
原理:采用DDS技术,将所需生成的波形写入ROM中,按照相位累加原理合成任意波形。
此方案得到的波形稳定,精度高,产生波形频率范围大,容易产生高频。
本实验在设计的模块中,包含以下功能:(1)通过freq信号输入需要的频率的值;
(2)通过wave_sel信号选择所需的波形;
(3)通过amp_adj信号选择波形放大的倍数。
在该设计中,包含3个模块:频率控制器,根据输入的频率值输出步进值step_val。
相位累加器,根据步进值step_val控制对应地址的变化。
波形放大器,对rom输出的数据进行放大。
1
stm32的库Keil.STM32F4xx_DFP.2.13.0.pack第一个压缩包很遗憾CSDN只给我220M的空间我不能一次性传上来下载完这个去下载下一个压缩包吧
2024/7/1 0:33:35 130MB STM32 DFP Pack
1
QuartusII13.0破解文件
2024/6/24 8:40:45 5.63MB Quartu
1
VS2017下编译openssl-1.1.1g的debug/release版本,以及相关的工具:dmake、ActivePerl-5.26.0.2600-MSWin32-x86-64int-403866.exe、nasm-2.13.01-installer-x64.exe、openssl-1.1.1d.tar.gz
1
二次开发用的dll,12.5和13.0可以用...U8Login.clsLogin可以登录成功.亲测可用
828KB U813.0
1
验证可以在win10下破解quartusii13.1的。
在其中还附带了不能破解的破解器13.0,做为参考。
破解器13.0不能解决Error(119013):CurrentlicensefiledoesnotsupporttheEP4CE10F17C8device问题,13.1才能。
2024/6/7 14:52:04 39KB quartus ii13.1
1
用verilog实现FOC算法的SVPWM部分,工程是quartus13.0建立的,用的IP核较少,可移植性强,可以轻松用到xilinx,lattice等平台上。
2024/6/1 1:23:40 22.95MB FPGA verilog SVPWM 电流环
1
okhttp网络通信包,okio是okhttp通信的基础,两个包必须同时导入。
亲测可用。
2024/5/21 12:40:05 452KB jar java
1
multisum13.0仿真生成心电信号
2024/5/7 12:43:19 1.69MB multisum 仿真 心电信号
1
在postgresql上支持from中的子查询支持不加别名的功能,详细内容请详见本人的博客:https://rng-songbaobao.blog.csdn.net/有什么问题可以直接在评论区下留言。
注:所使用的数据库版本为PostgreSQL13.0
1
共 85 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡