TINA软件TinaPro是重要的现代化EDA软件之一，用于模拟及数字电路的仿真分析。
其研发者是欧洲DesignSoftKft.公司,大约流行四十多个国家,并有二十余种不同语言的版本,其中包括中文版，大约含有两万多个分立或集成电路元器件。

模拟CMOS集成电路设计精粹ppt，讲解非常详细，有习题详细解答

李缉熙博士，曾服务于美国Motorola，总共在无线通信系统设计部门工作达20年之久，大多数年份从事射频和射频集成电路的设计，发展了新型的可调式滤波器，优质低噪声放大器，混频器，功率放大器等，从声频(Acoustic)到射频(RF)，从软件到硬件设计.他曾在美国德州达拉斯的德州仪器(TexasInstruments)工作，从事直播卫星系统(DirectBroadcastSatellite,DBS)的设计.曾在美国普林斯顿的RCA从事通信卫星(CommunicationSatellite)设计.曾在美国WiQuest工作，UWB系统的集成电路设计主工程师。
拥有3项美国专利,并有数十项专题研究报告.是“高空大气(UpperAtmosphere)”一书的作者之一.

余宁梅，杨媛编著.半导体集成电路[M].北京：科学出版社,2011.07.本书从半导体集成电路的角度分析电路系统，不仅讨论电路的工作原理，更关注分析电路性能及实现方法对性能的影响。
首先介绍了集成电路的整体概念，然后分别讲解数字集成电路和模拟集成电路。
在数字集成电路部分，简单讲解双极晶体管的基本原理、制作工艺、寄生效应和典型电路，重点讲述CMOS集成电路的相关内容，详细分析MOS数字集成电路的基本单元、实现工艺、基本逻辑单元构成及特性、系统构成。
在模拟电路部分，分别讨论MOS和双极型电路的特性，包括基本的模拟电路结构及各自的特点、Bi-CMOS电路原理及应用。
本书内容力求引入最新

1、单元电路实现，两种实现方式都可以，一：2输入门；
二：复杂CMOS门。
2、由单元电路连接成4位加法器。
3、Chartered0.35工艺。
4、通过波形仿真、DRC、LVS。
首先熟悉cadence软件的使用，练习反相器的原理图和版图绘制，并仿真，运行DRCLVS规则检查。

北京大学集成电路设计实习资料内含详细设计步骤.

RFIC和MMIC技术为许多微波/毫米波通信、雷达、传感等系统提供了关键的核心元器件。
本书深入讲述了GaAs、inP、Si和SiGe技术。
详细介绍了放大器，振荡器，混频器，开关，可衰减器，移相器，集成天线及完整的单片收发系统设计的所有关键技术与方法。
本书既是一本从事单片微波集成电路设计新手必读的指南教材，又是一本富有经验的工程师需参考的电路设计手册。

集成电路自动设计工具软件掩模版图编辑操作

边缘检测是数字图像处理中的一个基础且重要的概念，它用于识别图像中的边界，这些边界通常对应于物体的轮廓。
在硬件实现中，如使用VERILOG这种硬件描述语言（HDL），可以创建高效的边缘检测电路，这对于嵌入式系统、计算机视觉应用以及实时图像处理非常有用。
VERILOG是一种广泛使用的HDL，它允许工程师用类似于编程的语言来描述数字系统的逻辑功能。
通过VERILOG编写的代码可以在FPGA（现场可编程门阵列）或ASIC（应用专用集成电路）上实现，以硬件的形式执行特定的算法，如边缘检测。
边缘检测通常涉及一系计算图像像素的差分或梯度。
其中，最经典的算法之一是Sobel算子，它利用水平和垂直方向的一组滤波器对图像进行卷积，以找出强度变化的区域。
在VERILOG中实现Sobel算子，我们需要定义滤波器系数，并编写逻辑来计算像素邻域内的差分。
以下是可能的VERILOG代码结构：1.**模块定义**：定义一个名为“edge_detector”的模块，输入为原始图像的像素数据，输出为边缘检测后的结果。
可能还需要控制信号，如时钟和使能信号。
```verilogmoduleedge_detector(input[PIXEL_WIDTH-1:0]img_in,//输入图像像素outputreg[PIXEL_WIDTH-1:0]edge_out,//输出边缘像素inputclk,//时钟inputrst//重置信号);```2.**内部变量**：声明用于存储滤波器权重和中间结果的变量。
```verilogreg[PIXEL_WIDTH-1:0]horz_weight,vert_weight;//滤波器权重reg[PIXEL_WIDTH-1:0]horz_diff,vert_diff;//水平和垂直差分```3.**滤波器定义**：定义Sobel算子的水平和垂直滤波器权重。
```verilogparameterSOBEL_X={};//水平滤波器权重parameterSOBEL_Y={};//垂直滤波器权重```4.**计算差分**：在时钟的上升沿，对图像进行卷积并计算差分。
```verilogalways@(posedgeclk)beginif(!rst)beginedge_outTHRESHOLD)edge_out＜='1;//达到阈值则认为是边缘，否则设为0end```6.**结束模块定义**：关闭模块。
```verilogendmodule```这个模块可以被综合到FPGA硬件中，实现高速、低延迟的边缘检测。
在实际应用中，可能还需要考虑图像的滚动缓冲、多级缓存和并行处理以提高效率。
VERILOG实现的边缘检测不仅涉及到图像处理的基本概念，还涵盖了数字逻辑设计、并行处理和实时系统设计等多个领域。
理解和实现这样的系统有助于提升硬件设计者在数字信号处理和嵌入式系统设计方面的技能。

模电学习最经典的一本书籍~~~~~~~~~~···

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。