verilog数字钟设计,功能齐全(1)设计一个数码管实时显示时、分、秒的数字时钟(24小时显示模式);
(2)可以调节小时,分钟。
(3)能够进行24小时和12小时的显示切换。
(4)可以设置任意时刻闹钟,并且有开关闹钟功能。
(5)有整点报时功能,几点钟LED灯闪亮几下。
(6)有复位按键,复位后时间从零开始计时,但闹钟设置时间不变。
2024/6/5 14:10:27 96KB 数字钟
1
南京工程学院数电课设多功能数字钟设计电路图实验所有文件打包优秀成绩.包括做实验的所有文件打包给大家啦,MAX+plusII设计电路图,gdf文件,mod文件,报告书,一切齐全啦,当时被评为优秀成绩的,特别推荐给大家,电路绝对优秀,直接上机操作,导入电路图即可验证演示。
1
Verilog编写,多功能数字钟,具有基本显示,调时,电台报时和闹钟功能,分模块设计
2023/10/9 8:51:57 479KB 数字钟,FPGA
1
数字钟设计及Multisim电路图并完美运行
2023/9/21 18:24:58 6.95MB 数字钟设计及Multisim电路图
1
这是武汉理工大学的数电试验的报告!!用74ls90设计,加上74ls48门电路设计实验!!这个ppt里面包含数电实验的所有电路图,以及原理图!还有报告的详细资料!!喜欢和需要的人下载!!可以作为参考!
2023/8/30 3:28:30 241KB 数电 电子钟 数电实验 数字钟
1
包含总设计方案,程序流程图,心得,实验要求,电路图等等,是数字钟设计比较全面的一个
2023/7/23 3:40:40 767KB 8279
1
该程序是基于FPGA中的NIOSII开发的一个数字电子钟的程序,代码很好,测试经过,欢迎大家下载。
2016/7/2 13:45:39 377KB FPGA niosII
1
该程序是基于FPGA中的NIOSII开发的一个数字电子钟的程序,代码很好,测试经过,欢迎大家下载。
2016/7/2 13:45:39 377KB FPGA niosII
1
1.进行正常的时、分计时功能,二十四小时制计时2.由数码管显示24h、60min3.设置工夫4.整点报时5.闹钟功能
2022/10/11 14:35:01 4.7MB VHDL 闹钟开关 整点报时
1
基于Proteus强大的仿真功能和丰富的元件仿真模型,提出了新的用于电子技术的仿真方法.运用常用的芯片555定时器和74LS90计数器设计了电路原理图,对电路的每个单元进行了仿真实验,可以直观地观测出电路的仿真效果.这种基于Proteus软件的仿真方法在电子技术的教学演示及实际设计等方面具有很大的辅助作用.
2020/10/11 5:08:01 958KB 数字钟
1
共 11 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡