1.资源管理器中显示菜单栏2.去除快捷方式字样3.去除快捷方式左下角图标4.禁止登陆后创建成功登录报告5.资源管理器窗口最小化时显示完整路径6.禁止系统自动生成错误报告(加反)7.关闭系统自动调试功能(加运)8.禁用追踪损坏的快捷链接9.显示隐藏的文件夹10.隐藏已知文件的拓展名11.禁止启动时更新组策略(加启)12.使前台任务拥有最大优先级13.快速响应应用程序请求14.窗口自动刷新15.开启自动刷新(防假死)16.加速缩略图弹出速度17.禁用故障转储Dump18.提高前台程序的显示速度19.清除内存内不使用的DLL文件20.自动卸载IE中残留的DLL21.[系统失败时]不写入调试信息22.[系统失败时]禁用自动重新启动23.[系统失败时]不将事件写入系统日记24.WindowsDefender安全健康服务停启用25.WindowsDefender安全中心服务停启用26.WindowsUpdate(更新服务)停启用27.扰乱WindowsUpdate路径
2026/1/7 17:49:57
482KB
1
importsys,timesys.path.append('/python/venv1/demo')fromHTMLTestRunnerimportHTMLTestRunnerimportunittest#指定测试用例为当下目录下的Demo中test_dir='/python/venv1/demo'discover=unittest.defaultTestLoader.discover(test_dir,pattern='DemoUnittest.py')if__name__=="__main__":now=time.strftime("%Y-%m-%d%H_%M_%S")filename="/python/venv1/report/"+now+"_result.html"fp=open(filename,"wb")runner=HTMLTestRunner(stream=fp,title='接口测试报告',description='报告如下所示：')runner.run(discover)fp.close()
2026/1/7 14:17:28
26KB
1
包括web报告文档和所有部署文件。
有什么问题82581318加我问，自己做的，模板是老师的，东西是自己弄得。
这种东西简单，但是用的是MVC结构，代码还算清晰，老师看了虽然简单，但是用的是JSPBEANServlet三个弄成的MVC居然给了个A，主要是其他同学几乎都用的是只有jsp或者顶多加一个Bean。
所以这个修改一下交一般的Webjsp的设计没问题的，里面唯一不足的就是显示分页那一板块，有一个DAO文件，里面弄得差不多了，差一个Servlet调用就行了，其他的都很简单，但是MVC弄得很好的。
因为是便于交作业的参考文档，而且是第一次上传，所以10分。
有什么问题82581318加我问，自己做的，模板是老师的，东西是自己弄得。
这种东西简单，但是用的是MVC结构，代码还算清晰，老师看了虽然简单，但是用的是JSPBEANServlet三个弄成的MVC居然给了个A，主要是其他同学几乎都用的是只有jsp或者顶多加一个Bean。
所以这个修改一下交一般的Webjsp的设计没问题的，里面唯一不足的就是显示分页那一板块，有一个DAO文件，里面弄得差不多了，差一个Servlet调用就行了，其他的都很简单，但是MVC弄得很好的。
因为是便于交作业的参考文档，而且是第一次上传，所以10分。
2026/1/6 19:45:21
931KB
1
在哈工大计算机设计与实践中，CPU的设计是一个关键部分，涉及到硬件描述语言VHDL的运用，以及FPGA（Field-ProgrammableGateArray）技术。
这个项目旨在让学生深入理解计算机体系结构，通过亲手实现CPU的硬件逻辑，来学习和掌握计算机的工作原理。
CPU（中央处理器）是计算机的核心组件，负责执行指令并控制整个系统的运行。
在这个项目中，CPU的源码可能是用VHDL编写的，这是一种用于硬件描述的语言，允许设计者以接近于自然语言的方式描述数字系统的行为和结构。
VHDL代码可以被综合成逻辑门电路，最终实现于FPGA芯片上。
FPGA是一种可编程的逻辑器件，能够根据需要配置为任何数字逻辑电路，适合于原型验证和小规模生产。
在“cpu设计报告.docx”中，可能包含了关于CPU设计的详细步骤、设计思路、功能描述、时序分析以及性能评估等内容。
报告通常会涵盖以下几点：1.**设计目标**：明确CPU应完成的任务，如支持哪些指令集，处理速度等。
2.**架构设计**：描述CPU的总体结构，包括数据通路、控制器、寄存器、ALU（算术逻辑单元）等组成部分。
3.**指令集**：列出CPU所支持的指令，解释每条指令的功能和操作流程。
4.**时序分析**：分析CPU的时钟周期、时钟速度以及各个阶段的延迟。
5.**VHDL实现**：展示VHDL代码的关键部分，解释其工作原理。
6.**仿真与测试**：介绍如何使用仿真工具验证CPU设计的正确性，以及测试程序和结果。
7.**性能评估**：比较CPU的实际性能与理论预期，可能包括功耗、面积效率等方面的考量。
8.**问题与改进**：讨论设计过程中遇到的问题，以及可能的优化策略。
“data”文件夹可能包含了与CPU设计相关的其他数据，如仿真波形图、测试向量、额外的文档或者源码文件。
这些资料对于理解CPU设计的完整过程和细节至关重要。
这个项目提供了一个实践平台，让学生从理论到实践，深入理解计算机硬件的工作机制。
通过VHDL编程和FPGA实现，不仅锻炼了编程技能，也提高了对计算机体系结构的深刻认知。
这份CPU设计报告和源码是宝贵的教育资源，对于想要深入研究计算机硬件的人来说是一份宝贵的参考资料。
这个项目旨在让学生深入理解计算机体系结构，通过亲手实现CPU的硬件逻辑，来学习和掌握计算机的工作原理。
CPU（中央处理器）是计算机的核心组件，负责执行指令并控制整个系统的运行。
在这个项目中，CPU的源码可能是用VHDL编写的，这是一种用于硬件描述的语言，允许设计者以接近于自然语言的方式描述数字系统的行为和结构。
VHDL代码可以被综合成逻辑门电路，最终实现于FPGA芯片上。
FPGA是一种可编程的逻辑器件，能够根据需要配置为任何数字逻辑电路，适合于原型验证和小规模生产。
在“cpu设计报告.docx”中，可能包含了关于CPU设计的详细步骤、设计思路、功能描述、时序分析以及性能评估等内容。
报告通常会涵盖以下几点：1.**设计目标**：明确CPU应完成的任务，如支持哪些指令集，处理速度等。
2.**架构设计**：描述CPU的总体结构，包括数据通路、控制器、寄存器、ALU（算术逻辑单元）等组成部分。
3.**指令集**：列出CPU所支持的指令，解释每条指令的功能和操作流程。
4.**时序分析**：分析CPU的时钟周期、时钟速度以及各个阶段的延迟。
5.**VHDL实现**：展示VHDL代码的关键部分，解释其工作原理。
6.**仿真与测试**：介绍如何使用仿真工具验证CPU设计的正确性，以及测试程序和结果。
7.**性能评估**：比较CPU的实际性能与理论预期，可能包括功耗、面积效率等方面的考量。
8.**问题与改进**：讨论设计过程中遇到的问题，以及可能的优化策略。
“data”文件夹可能包含了与CPU设计相关的其他数据，如仿真波形图、测试向量、额外的文档或者源码文件。
这些资料对于理解CPU设计的完整过程和细节至关重要。
这个项目提供了一个实践平台，让学生从理论到实践，深入理解计算机硬件的工作机制。
通过VHDL编程和FPGA实现，不仅锻炼了编程技能，也提高了对计算机体系结构的深刻认知。
这份CPU设计报告和源码是宝贵的教育资源，对于想要深入研究计算机硬件的人来说是一份宝贵的参考资料。
2026/1/6 15:03:35
1.69MB
1
北邮操作系统第三次实验作业，进程同步。
。
C语言编写。
。
。
windows环境下运行。
。
欢迎大家下载。
。
。
↖(^ω^)↗。
。
附带实验报告哦。
。
亲
。
C语言编写。
。
。
windows环境下运行。
。
欢迎大家下载。
。
。
↖(^ω^)↗。
。
附带实验报告哦。
。
亲
2026/1/5 13:19:34
523KB
1
主要内容：三个数据表：线路信息，包括出发地、目的地、出发时间、所需时间等。
汽车信息：包括汽车的种类和相应的票价、最大载客量等。
司机信息：包括编号，姓名，年龄，性别，工资等信息。
可执行的操作：增加信息，修改信息，查询信息，删除信息，连接查询，嵌套查询，索引功能，视图功能，触发器功能。
采用的工具方法：Mysql8.0DevC++5.11
汽车信息：包括汽车的种类和相应的票价、最大载客量等。
司机信息：包括编号，姓名，年龄，性别，工资等信息。
可执行的操作：增加信息，修改信息，查询信息，删除信息，连接查询，嵌套查询，索引功能，视图功能，触发器功能。
采用的工具方法：Mysql8.0DevC++5.11
2026/1/5 3:51:45
772KB
1
1．实现段页式存储管理中逻辑地址到物理地址的转换。
能够处理以下的情形： ⑴能指定内存的大小，内存块的大小，进程的个数，每个进程的段数及段内页的个数；
⑵能检查地址的合法性，如果合法进行转换，否则显示地址非法的原因。
2．设计报告内容应说明： ⑴需求分析；
⑵功能设计（数据结构及模块说明）；
⑶开发平台及源程序的主要部分；
⑷测试用例，运行结果与运行情况分析；
⑸自我评价与总结：i）你认为你完成的设计哪些地方做得比较好或比较出色；
ii）什么地方做得不太好，以后如何改正；
iii）从本设计得到的收获（在编写，调试，执行过程中的经验和教训）；
iv）完成本题是否有其他方法（如果有，简要说明该方法）；
v）对实验题的评价和改进意见，请你推荐设计题目。
能够处理以下的情形： ⑴能指定内存的大小，内存块的大小，进程的个数，每个进程的段数及段内页的个数；
⑵能检查地址的合法性，如果合法进行转换，否则显示地址非法的原因。
2．设计报告内容应说明： ⑴需求分析；
⑵功能设计（数据结构及模块说明）；
⑶开发平台及源程序的主要部分；
⑷测试用例，运行结果与运行情况分析；
⑸自我评价与总结：i）你认为你完成的设计哪些地方做得比较好或比较出色；
ii）什么地方做得不太好，以后如何改正；
iii）从本设计得到的收获（在编写，调试，执行过程中的经验和教训）；
iv）完成本题是否有其他方法（如果有，简要说明该方法）；
v）对实验题的评价和改进意见，请你推荐设计题目。
2026/1/3 16:27:48
386KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB