ＰＣＩ、ＰＣＩＸ和ＰＣＩＥｘｐｒｅｓｓ的原理及体系结构马鸣锦　朱剑冰　何红旗　杜　威　编著ＰＣＩＥｘｐｒｅｓｓ是第三代高性能ＩＯ总线，在总线结构上采取了根本性的变革，主要体现在两个方面：一是由并行总线变为串行总线；
二是采用点到点的互连。
将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路，一条链路可包含一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数据、地址、控制和时钟线，总线上各种事务组织成信息包来传送。
ＰＣＩＥｘｐｒｅｓｓ１．０支持每条通路在每个方向上的数据传输率达２．５Ｇｂｐｓ，每字节１０位编码，这样两个方向的带宽可达０．５ＧＢｐｓ，整个链路的总带宽等于０．５ＧＢｐｓ乘以所含的通路数。
每条链路的通路数可根据具体设备所需的带宽裁剪，有效通路数有７种可选，这样最高传输率可达１６ＧＢｐｓ，大大高于目前任何一种总线，可满足当前及将来一段时期的高速设备带宽需求。
由于总线变为链路，引脚数大大减少（传统ＰＣＩ总线为１２７个引脚），每引脚的平均带宽大幅提升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低

通过Ntrip连接千寻，获取差分信号的过程，最近半个月的成果

【实验原理】双绞线是由两条外面被覆塑胶类绝缘材料、内含铜缆线，互相绝缘的双线互相缠绕，绞合成螺旋状的一种电缆线。
双绞线可减少发送中信号的衰减、减少串扰及噪声、并改善了对外部电磁干扰的抑制能力。
它是由亚历山大·格拉汉姆·贝尔发明的[1]。
一百多年来，一直用于电话网。
过去主要是用来传输模拟信号的，但现在同样适用于数字信号的传输，属于信息通信网络传输介质。
在百兆以太网中，仅使用1、2、3、6这四根线，以差分信号传输方式减少电磁干扰，其中1、2为TX(发送)（拧在一起），3、6为RX（接收）拧在一起。
因此平行线就是两端同为EIA-568-A或者EIA-568-B，而跳线就是一端使用EIA-568

高级信号完整性技术_中文版.pdf第1章简介：信号完整性的重要性第2章信号完整性的电磁学基础第3章理想传输线基础第4章串扰第5章非理想导体模型第6章电介质的电气特性第7章差分信号第8章物理信道的数学要求第9章数字工程的网络分析第10章关于高速信道建模的讨论第11章I/O电路和模型第12章均衡第13章时序抖动和噪声的建模及其容许值第14章用呼应曲面模型进行系统分析

本设计使用MATLAB采用m文件，实现对DPCM译码器的设计与仿真。
为了调试和验证DPCM译码器的功能，根据DPCM的原理，在本程序设计中，设计了单独的DPCM发送端来产生差分脉冲信号。
DPCM的发送端由信号发生器、抽样器、量化编码器和预测器四个组件组成。
预测器的预测算法是整个DPCM的核心部分，算法越合理，误差就越小，恢复出来的波形就越接近于原来的波形，功能也就越好。
最后接收端将量化编码的差分信号逆量化，还原成为信号幅度值，再通过一系列与发送端相反的逆运算将波形还原到与原信号波形相似的波形，本课程设计成功的完成了译码器的设计。

Ntrip协议，衔接千寻，获取差分信号，RTCM3.2，转发功能,以及下载软件

已知现有图像尺寸128*128，及范围在1.1-1.9之间的9个不同拉伸系数，在对现有的图像进行不同拉伸后，测试将图像转到频域对拉伸变换后的图像进行重采样因子(拉伸系数)估计，算法通过将对图像的每一行进行二阶差分信号的方差估计，然后对其进行傅里叶变换映射到频域，针对DFT信号中尖峰的位置估计重采样因子。
通过频率估计拉伸字数，并求取估计误差，记录估计正确数量适合研究插值算法、FFT算法使用的新手小白

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。