倾情奉献，完全可以照抄。
实验一运算器实验实验二移位运算实验实验三存储器读写和总线控制实验附加实验总线控制实验实验五微程序设计实验一、实验目的：1. 掌握运算器的组成及工作原理；
2. 了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；
3. 验证带进位控制的74LS181的功能。
二、预习要求：1. 复习本次实验所用的各种数字集成电路的性能及工作原理；
2. 预习实验步骤，了解实验中要求的注意之处。
三、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。
.........八、行为结果及分析：实验数据记录如下表：DR1 DR2 S3S2S1S0 M=0（算术运算） M=1 Cn=1无进位 Cn=0有进位 （逻辑运算） 理论值 实验值 理论值 实验值 理论值 实验值04H 06H 0000 F=(04) F=(04) F=(05) F=(05) F=(05) F=(05)04H 06H 0001 F=(0A) F=(0A) F=(0B) F=(0B) F=(FC) F=(FC)04H 06H 0010 F=(FD) F=(FD) F=(FE) F=(FE) F=(00) F=(00)04H 06H 0011 F=(FF) F=(FF) F=(00) F=(00) F=(FD) F=(FD)04H 06H 0100 F=(04) F=(04) F=(05) F=(05) F=(F9) F=(F9)04H 06H 0101 F=(0A) F=(0A) F=(0B) F=(0B) F=(F9) F=(F9)04H 06H 0110 F=(FD) F=(FD) F=(FE) F=(FE) F=(FD) F=(FD)04H 06H 0111 F=(FF) F=(FF) F=(00) F=(00) F=(00) F=(00)经过比较可知实验值与理论值完全一致。
此次实验的线路图的连接不是很难，关键是要搞清楚运算器的原理，不能只是盲目的去连线。
在线路连接完成后，就按照要求置数，然后查看结果，与理论值比较。
如果没有错误就说明前面的实验中没有出现问题；
否则，就要重新对照原理图检查实验，找出错误，重新验证读数。
九、设计心得、体会：这次课程设计我获益良多，平时我们能见到的都是计算机的外部结构，在计算机组成原理的学习中，逐步对计算机的内部结构有了一些了解，但始终都停留在理论阶段。
而在本次实验，让我们自己设计８位运算器并验证验证运算器功能发生器（74LS181）的组合功能，让我对运算器的内部结构有了更深的了解，并且对计算机组成原理也有了更深层次的理解，同时这次课程设计还锻炼了我的实验动手能力，也培养了我的认真负责的科学态度。
这次课程设计要求连线仔细认真，不能有半点错误，在刚做这个实验的时候，我就由于粗心没有正确的设置手动开关SW-B和ALU-B，导致存入的数据不正确。
　我在连线过程中也自己总结出了避免出错的方法，就是在接线图上将已经连接好的部分作上记号，连接完后再检查一遍各个分区的条数是否和实验接线图上的一样，如果一样就可以进行下面的实验步骤，就算出错了，改起来也容易多了。

山东大学计算机组成课程设计的第二个实验：微程序控制的存储器读写系统。
压缩包里包含了本实验的Quartus||8.1项目，直接导入运行就行了

大三上的计组课设最终实验报告实验报告，内含原理图，分析，相关指令码，各部设计电路图。
1.微程序控制的运算器2.微程序控制的存储器读写系统设计3.微程序实现的模型机4.硬布线实现的模型机

存储器的试验，学习单片机的存储器的学识，主若是在于练习的，学好单片机的关键就在于实际

1.深入操作CPU的责任原理，搜罗ALU、抑制器、寄存器、存储器等部件的责任原理；
2.熟习以及操作指令体系的方案方式，并方案约莫的指令体系；
3.知道以及操作小型盘算机的责任原理，以体系的方式建树起零件不雅点；
4.知道以及操作基于VHDL语言以及TEC-CA硬件平台方案模子机的方式。
二、方案申请　　参考所给的16位试验CPU的方案与实现，体味其部份方案思绪，并知道该CPU的责任原理。
在此底子上，对于该16位的试验CPU（称为参考CPU）举行改造，以方案患上到一个8位的CPU。
总的申请是将原本16位的数据通路，改为8位的数据通路，总的申请如下：将原本8位的OP码，改为4位的OP码；
将原本8位的地址码（搜罗2个操作数），改为4位的地址码（搜罗2个操作数）。
　　在上述总申请的底子上，对于试验CPU的指令体系、ALU、抑制器、寄存器、存储器举行响应的改造。
详尽申请如下：更正指令格式，将原本指令长为16位的指令格式改为8位的指令长格式；
方案总共16条指令的指令体系。
此指令体系可所以参考CPU指令体系的子集，但参考CPU指令体系中A组以及B组中的指令起码都要选用2条。
另外，罕有的算术逻辑运算、跳转等指令要纳入所方案的指令体系；
方案8位的寄存器，每一个寄存器有1个输入端口以及2个输入端口。
寄存器的数目受控于每一个操作数的位数，详尽要看指令格式若何方案；
方案8位的ALU，详尽要实现哪些成果与指令体系无关。
方案时，不直接更正参考CPU的VHDL代码，而是改用相似以前底子试验时方案ALU的方式方案；
方案8位的抑制逻辑部件，详尽松散指令成果、硬布线逻辑举行更正；
方案8位的地址寄存器IR、法度圭表标准计数器PC、地址寄存器AR；
方案8位的存储器读写部件。
由于改用了8位的数据通路，不能直接付与DEC-CA平台上的2片16位的存储芯片，需要依据底子试验3的方式方案存储器。
此种方式不能经由DebugController下载测试指令，于是测试指令若何置入到存储器中是一个难点。
方案时，能够思考约莫点地把指令写去世在存储器中（可用于验证指令的实施），而后用只读方式读进去；
大概思考在reset的那一节奏里，实现存储器中待测试指令的置入；
（可选项）方案8位的数据寄存器DR；
（可选项）不直接方案存储器RAM，而是付与DEC-CA平台上的2片16位的存储芯片.在实现为了第9个申请的底子上，实现由Debugcontroller置入待测试指令；
（可选项）顶层实体，不是由BDF方式画图实现，而是用相似底子试验4（通用寄存器组）中方案顶层实体的方式，用VHDL语言来实现。
（可选项）自己构想　　行使方案好的指令体系，编写汇编代码，以便测试齐全方案的指令及指令波及的相关成果。
方案好测试用的汇编代码后，然后行使QuartusII软件附带的DebugController编写汇编编译法则。
接着，行使DebugController软件把汇编编译之后的二进制代码置入到所付与的存储器中，并对于方案好的8位CPU举行测试。

这是一个用汇编语言编写的AT24C02存储器读写程序，压缩包中包括了汇编源代码和Proteus仿真电路，汇编程序均有详细正文，读起来应该不会费力气。

实验一汇编语言源程序的实现1实验二循环分支程序设计4实验三存储器读写7实验四8255A并行口实验（一）10实验五8255A并行口实验(二)12实验六8259单级中缀控制器实验16实验七A/D转换实验22实验八D/A转换实验（一）26实验九定时器/计数器28实验十简单I/O口扩展实验30实验十一步进电机控制31实验十二继电器控制40

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。