1.运放加法电路Multisim仿真2/运放减法电路Multisim仿真3.运放积分电路Multisim仿真4.运放微分电路Multisim仿真
2016/5/24 21:04:15 1.89MB Multis 运算放大器 仿真电路
1
60进制加计数VHDLQuartusII仿真可自在更改进制
2019/11/11 10:35:46 310KB 60进制 加计数器
1
(Java言语实现的矩阵的基本运算)程序的机泵功能是实现简单的:矩阵的加法乘法
2015/1/4 23:27:44 4KB 矩阵的加法乘法
1
(Java言语实现的矩阵的基本运算)程序的机泵功能是实现简单的:矩阵的加法乘法
2019/1/3 4:57:27 4KB 矩阵的加法乘法
1
它是基于EDAMAX+plus集成环境下,全加器的计划用一位全加器来计划四位全加器
2019/6/6 11:56:56 6KB 全加器
1
它是基于EDAMAX+plus集成环境下,全加器的计划用一位全加器来计划四位全加器
2019/6/6 11:56:56 6KB 全加器
1
包括4位全加器四选一数据选择器4位加法计数器七段数码显示译码器等的VHDL程序及仿真
2016/5/18 5:34:11 649KB EDA VHDL
1
数字电路的一些实验计划,两位加法器、全加器、8421转2421、触发器....
2017/2/21 19:12:44 471KB 、8421 数字电路 实验设计
1
计划一个多功能的1位加法器,有控制信号M、S2、S1、S0。
当M=1,做算术运算:在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下算术运算:A加B,A加1,A加B加低位来的进位,B加1,A加,A加0,A加A,A加加1。
当M=0,做逻辑运算:在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下逻辑运算:A+B,AA+B,A·B等。
2020/9/23 16:10:27 879B vhdl 加法器
1
2.3.加法器工程
2021/11/25 1:27:35 74.81MB Qt C++
1
共 119 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡