常用接插件FPCHT3,96KF3012510KF128系列AD集成库原理图库PCB库封装库器件库2D3D库合集（AD集成库IntLib格式文件），拆分后文件为PcbLib+SchLib格式，AltiumDesigner的原理图库+2D3DPCB封装库,3D视图库，AD库，均经测试，可以直接使用到你的项目开发。
2020/1/4 5:02:30
43.25MB
1
关于Proteus仿真ADC0809，说明以下几点：1、在Proteus中，ADC0809是不可仿真的。
但可以用ADC0808代替ADC0809进行仿真。
ADC0808与ADC0809有相同的引脚，功能极为相似。
在Proteus中，可以认为：ADC0808就是ADC0809。
2、说明几个关键引脚的输出信号：1)OE数据输出允许信号，高电屏有效（意思就是，当OE接高电屏时才允许将转换后的结果从ADC0808的OUT1~OUT8引脚输出，否则，在内部锁存）。
2)ADC0808的ALE信号（22引脚），以及START信号（6引脚）ALE称为“地址锁存允许信号”，高电屏有效。
就是说：ALE=1时，允许将ADDA~ADDC的地址输入到ADC0808的内部译码器，经过译码后选定外部模拟量的输入通道。
START信号，这是一个必须重点掌握的信号，向START送入一个高脉冲，其上升沿使ADC0808内部的“逐次逼近寄存器SAR”复位，其下降沿可以*启动A/D转换，并同时使EOC引脚为低电平*（两个*之间的内容必须牢记!）。
应注意到：ALE是高电屏有效，而START的有效部分只是上升沿和下降沿，所以在连接电路时可以将ALE信号与START信号连接到一起，使它们在同一个脉冲上各取所需。
3)EOCAD转换结束的标志信号，在AD转换结束时成现高电屏。
不能通过以下方式使EOC恢复低电屏：假设EOC连到P1.0口上，企图通过CLRP1.0使EOC恢复低电屏是不可行的。
在Proteus仿真时，会出现黄色信号，表示短路。
在实际当中，短路是非常可怕的事情。
千万注意：EOC是靠START的下降沿清零的!4)在Proteus中,ADC0808的时钟信号要用DCLOCK产生（应该知道啥是DCLOCK吧？），因为在Proteus仿真中，当不外接扩展ROM时，单片机的ALE信号（注意，不是ADC0808的ALE信号!）在Proteus仿真中不会出现，因此即使外接74LS74作分频也不会得到时钟信号。
发点牢骚：很多高校都以ADC0809作为AD转换的代表芯片来讲解，但却不细说其工作过程和工作原理。
我们杨红梅老师上课这样说的：“当程序执行到MOVX@DPTR,A的时候，会启动AD转换”。
我不理解为什么执行到这里就启动AD转换了，于是说道：“老师，这里我不理解。
”作为一名十分有责任感的副教授，她是这样回答的：“就是执行到这里就启动了，你还想理解到什么程度？”……令我实在无语。
于是我到校图书馆翻阅了一些相关的高校教材，其各书所述大同小异，也没什么收获，现在的高校教材呀！不得不令人怀疑有抄袭之嫌。
后来，在清华大学出版社出版的《单片机原理与应用及C51程序设计》一书中获得了一些启发，又亲身动手做了仿真，才略懂一二。
对于希望学好单片机的同仁，我有一点小常识奉送，就是：务必学会读懂时序图，即使老师上课不讲，自己也要自学，并学会。
我写的这个程序极其短小，重点在于使读者通过仿真控制理解上述关键信号的作用，进而理解ADC0808的工作过程和工作原理。
为了减少赘余，突出重点，并没有用单片机对AD转换后的数字信号行处理，而是通过ADC0808的OUT1~OUT8引脚直接输出。
希望看过此例的同仁能通过此例真正学懂ADC0808（也即是：ADC0809）。
相关的时序图，百度上有丰富的资源，在这里就不赘赠了，请见谅。
但可以用ADC0808代替ADC0809进行仿真。
ADC0808与ADC0809有相同的引脚，功能极为相似。
在Proteus中，可以认为：ADC0808就是ADC0809。
2、说明几个关键引脚的输出信号：1)OE数据输出允许信号，高电屏有效（意思就是，当OE接高电屏时才允许将转换后的结果从ADC0808的OUT1~OUT8引脚输出，否则，在内部锁存）。
2)ADC0808的ALE信号（22引脚），以及START信号（6引脚）ALE称为“地址锁存允许信号”，高电屏有效。
就是说：ALE=1时，允许将ADDA~ADDC的地址输入到ADC0808的内部译码器，经过译码后选定外部模拟量的输入通道。
START信号，这是一个必须重点掌握的信号，向START送入一个高脉冲，其上升沿使ADC0808内部的“逐次逼近寄存器SAR”复位，其下降沿可以*启动A/D转换，并同时使EOC引脚为低电平*（两个*之间的内容必须牢记!）。
应注意到：ALE是高电屏有效，而START的有效部分只是上升沿和下降沿，所以在连接电路时可以将ALE信号与START信号连接到一起，使它们在同一个脉冲上各取所需。
3)EOCAD转换结束的标志信号，在AD转换结束时成现高电屏。
不能通过以下方式使EOC恢复低电屏：假设EOC连到P1.0口上，企图通过CLRP1.0使EOC恢复低电屏是不可行的。
在Proteus仿真时，会出现黄色信号，表示短路。
在实际当中，短路是非常可怕的事情。
千万注意：EOC是靠START的下降沿清零的!4)在Proteus中,ADC0808的时钟信号要用DCLOCK产生（应该知道啥是DCLOCK吧？），因为在Proteus仿真中，当不外接扩展ROM时，单片机的ALE信号（注意，不是ADC0808的ALE信号!）在Proteus仿真中不会出现，因此即使外接74LS74作分频也不会得到时钟信号。
发点牢骚：很多高校都以ADC0809作为AD转换的代表芯片来讲解，但却不细说其工作过程和工作原理。
我们杨红梅老师上课这样说的：“当程序执行到MOVX@DPTR,A的时候，会启动AD转换”。
我不理解为什么执行到这里就启动AD转换了，于是说道：“老师，这里我不理解。
”作为一名十分有责任感的副教授，她是这样回答的：“就是执行到这里就启动了，你还想理解到什么程度？”……令我实在无语。
于是我到校图书馆翻阅了一些相关的高校教材，其各书所述大同小异，也没什么收获，现在的高校教材呀！不得不令人怀疑有抄袭之嫌。
后来，在清华大学出版社出版的《单片机原理与应用及C51程序设计》一书中获得了一些启发，又亲身动手做了仿真，才略懂一二。
对于希望学好单片机的同仁，我有一点小常识奉送，就是：务必学会读懂时序图，即使老师上课不讲，自己也要自学，并学会。
我写的这个程序极其短小，重点在于使读者通过仿真控制理解上述关键信号的作用，进而理解ADC0808的工作过程和工作原理。
为了减少赘余，突出重点，并没有用单片机对AD转换后的数字信号行处理，而是通过ADC0808的OUT1~OUT8引脚直接输出。
希望看过此例的同仁能通过此例真正学懂ADC0808（也即是：ADC0809）。
相关的时序图，百度上有丰富的资源，在这里就不赘赠了，请见谅。
2016/5/5 21:26:50
37KB
1
常用电源类通讯类ST单片机芯片集成库原理图库PCB库AD封装库器件库2D3D库+器件手册合集（AD集成库IntLib格式文件），拆分后文件为PcbLib+SchLib格式，AltiumDesigner的原理图库+2D3DPCB封装库,3D视图库，AD库，均经测试，可以直接使用到你的项目开发。
2015/8/9 15:22:27
47.57MB
1
SSOP20SSOP2828芯片SOCKETProtel99SEPCB封装+手册文件.可用AltiumDesigner(AD)软件打开或修改，曾经制板验证使用，可作为你产品设计的参考。
2020/3/22 21:09:21
180KB
1
altera_ug_fifo.pdfaudio_dac_fifo.rarFIFO中文应用笔记.pdfFIFO基础知识.docFPGASoPC软硬件协同设计纵横谈.pdfFPGA的VGA视频输出工程文件//freedev_vgaFPGA的VGA视频输出工程文件.rarFreeDevFPGA音频开发环境和平台构建.pdfNios系统基础上的UItraDMA数据传输模式.docSD_Card_Audio//Audio_DAC_FIFO_altera的ip核DE2_SD_Card_Audiosd_audio_aic23.rarSOPC中自定义FIFO接口与DMA数据传输.pdf什么是FIFO.doc关于fifo的一些概念其quartusII中IP的使用.doc在NIOS-II系统中AD数据采集接口的设计与实现.doc基于Avalon总线的TFTLCD控制器的设计.doc基于FPGA+PCI的并行计算平台实现.doc基于LPM的高速FIFO的设计.doc基于NiosII的图像采集和显示的实现.doc基于SOPC的扭振信号测量系统实现研究.doc基于嵌入式Linux的TFTLCDIP及驱动的设计.doc异步FIFO的VHDL设计.doc采用FPGA的高速数据采集系统.doc非IP核相关FIFO设计//FIFO技术在SDH数字交叉连接芯片设计中的应用.pdfKPCI-817数据采集卡.pdfPCI-8325光电隔离型模入接口卡技术说明书.docUSB7325高速光电隔离型模入数据采集模块技术说明书.doc一款低功耗异步FIFO的设计与实现.pdf一种异步FIFO的设计方法.pdf关于异步FIFO设计的探讨.pdf利用FPGA实现异步FIFO设计.doc基于DSP的高速数据采集与处理系统.pdf基于FPGA异步FIFO的研究与实现.pdf基于FPGA的异步FIFO硬件实现.pdf基于FPGA的异步FIFO设计.pdf基于FPGA的高速异步FIFO存储器设计.pdf基于VerilogHDL的异步FIFO设计与实现.pdf异步FIFO亚稳态问题.doc异步FIFO结构.pdf异步FIFO结构及FPGA设计.pdf怎样对FIFO、RAM读写.doc读写数据宽度不同的异步FIFO设计.PDF高速异步FIFO的实现.pdf
2021/2/7 8:09:37
12.71MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB