2015全国大先生电子设计大赛F题一等奖--数字频率计PDF
2020/11/16 19:47:07 524KB 数字频率计 电子设计 设计大赛F题
1
使用QuarterII软件进行verilog言语编写的代码,里面有完整的代码以及器件的链接
2020/7/14 17:04:21 6.78MB FPGA 频率计
1
使用QuarterII软件进行verilog言语编写的代码,里面有完整的代码以及器件的链接
2020/9/1 8:36:02 6.78MB FPGA 频率计
1
希望对各位有用,写得很细,基于Multisim数字频率计的设计与仿真,或人的课程设计
2016/10/5 12:53:16 4.62MB 强烈推荐
1
希望对各位有用,写得很细,基于Multisim数字频率计的设计与仿真,或人的课程设计
2016/10/5 12:53:16 4.62MB 强烈推荐
1
采用verilogHDL编写,高精度频率计,精度小于0.5%,测量范围1Hz~1MHz,采用LCD1602显示,代码带有完好注解。
2016/7/18 17:32:02 2.73MB FPGAverilog频率计LCD1602
1
运用MSP430单片机开发的一个利用FFT算法测频率的程序,并利用仿真程序进行仿真,效果很好,本程序可移植性很高,可以很方便的移植到51单片机以及STM32单片机平台。
2017/2/24 13:34:56 736KB MSP430F2941 FFT 频率计 仿真
1
基于cycloneiii的频率计可测占空比数码管表现带超量程报警包含整个工程文件
2021/3/14 15:39:50 7.46MB FPGA频率计
1
此文档系笔者参加2015年全国电子设计竞赛的F题—数字频率计所撰写的作品报告,实物作品先后获得了北京市一等奖和全国二等奖,里面的方案可以参考,但是仍旧需求在此基础上进行调试,同时配合相应的ARM和FPGA软件代码,从而实现良好的频率计功能。
2021/10/27 13:48:47 124KB 2015全国电设 F题 国二
1
基于VHDL言语的3位数字频率计含报告VHD文件
2020/10/25 21:57:40 165KB 基于VHDL语言 3位
1
共 98 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡