“电压、频率采集设备”设计任务书功能简述“电压、频率采集设备”能够实现测量信号频率和电压，修改、存储工作参数，记录、查询事件等功能，系统由按键单元、ADC采集单元、显示单元、数据存储单元组成，系统框图如图1所示：图1.系统框图I2C总线、DS1302时钟芯片时序控制程序、CT107D单片机考试平台电路原理图以及本题所涉及到的芯片数据手册，可参考计算机上的电子文档。
原理图文件、程序流程图及相关工程文件请以考生号命名，并保存在计算机上的考生文件夹中（文件夹名为考生准考证号，文件夹位于Windows桌面上）。
原理图文件、程序流程图及相关工程文件请以考生号命名，并保存在计算机上的考生文件夹中（文件夹名为考生准考证号，文件夹位于Windows桌面上）。
2024/9/6 17:21:07
18.71MB
1
硬件工程师面试试题集，都有答案，推荐下载阅读！1、下面是一些基本的数字电路知识问题，请简要回答之。
(1)什么是Setup和Hold时间？答：Setup/HoldTime用于测试芯片对输入信号和时钟信号之间的时间要求。
建立时间(SetupTime)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。
输入数据信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间通常所说的SetupTime。
如不满足SetupTime，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。
保持时间(HoldTime)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。
如果HoldTime不够，数据同样不能被打入触发器。
......
(1)什么是Setup和Hold时间？答：Setup/HoldTime用于测试芯片对输入信号和时钟信号之间的时间要求。
建立时间(SetupTime)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。
输入数据信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间通常所说的SetupTime。
如不满足SetupTime，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。
保持时间(HoldTime)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。
如果HoldTime不够，数据同样不能被打入触发器。
......
2024/9/5 5:32:18
1.39MB
1
研究了光频域反射技术（OFDR）中因激光线宽有限而造成的激光相位噪声对系统性能的影响。
理论推导了相位噪声的分布函数，仿真分析和实验测试了激光相位噪声与激光相干长度、反射信号强度之间的内在关联性。
研究结果表明，激光相位噪声是OFDR中的重要噪声来源，影响着系统的测试精度和可测距离，当测试距离接近相干长度、链路中存在强的反射信号时，激光相位噪声的影响将更加严重、影响范围也将增加。
因此，在OFDR的设计和应用中必须对激光相位噪声问题予以高度关注和设计考虑。
理论推导了相位噪声的分布函数，仿真分析和实验测试了激光相位噪声与激光相干长度、反射信号强度之间的内在关联性。
研究结果表明，激光相位噪声是OFDR中的重要噪声来源，影响着系统的测试精度和可测距离，当测试距离接近相干长度、链路中存在强的反射信号时，激光相位噪声的影响将更加严重、影响范围也将增加。
因此，在OFDR的设计和应用中必须对激光相位噪声问题予以高度关注和设计考虑。
2024/9/4 15:34:16
3.99MB
1
ＰＣＩ、ＰＣＩＸ和ＰＣＩＥｘｐｒｅｓｓ的原理及体系结构马鸣锦 朱剑冰 何红旗 杜 威 编著ＰＣＩＥｘｐｒｅｓｓ是第三代高性能ＩＯ总线，在总线结构上采取了根本性的变革，主要体现在两个方面：一是由并行总线变为串行总线；
二是采用点到点的互连。
将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路，一条链路可包含一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数据、地址、控制和时钟线，总线上各种事务组织成信息包来传送。
ＰＣＩＥｘｐｒｅｓｓ１．０支持每条通路在每个方向上的数据传输率达２．５Ｇｂｐｓ，每字节１０位编码，这样两个方向的带宽可达０．５ＧＢｐｓ，整个链路的总带宽等于０．５ＧＢｐｓ乘以所含的通路数。
每条链路的通路数可根据具体设备所需的带宽裁剪，有效通路数有７种可选，这样最高传输率可达１６ＧＢｐｓ，大大高于目前任何一种总线，可满足当前及将来一段时期的高速设备带宽需求。
由于总线变为链路，引脚数大大减少（传统ＰＣＩ总线为１２７个引脚），每引脚的平均带宽大幅提升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低
二是采用点到点的互连。
将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路，一条链路可包含一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数据、地址、控制和时钟线，总线上各种事务组织成信息包来传送。
ＰＣＩＥｘｐｒｅｓｓ１．０支持每条通路在每个方向上的数据传输率达２．５Ｇｂｐｓ，每字节１０位编码，这样两个方向的带宽可达０．５ＧＢｐｓ，整个链路的总带宽等于０．５ＧＢｐｓ乘以所含的通路数。
每条链路的通路数可根据具体设备所需的带宽裁剪，有效通路数有７种可选，这样最高传输率可达１６ＧＢｐｓ，大大高于目前任何一种总线，可满足当前及将来一段时期的高速设备带宽需求。
由于总线变为链路，引脚数大大减少（传统ＰＣＩ总线为１２７个引脚），每引脚的平均带宽大幅提升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低
2024/9/4 8:35:46
20.38MB
1
对数放大器实实质上就是一种对数变换器，是指输出信号幅值与输入信号幅值呈对数函数关系的基本放大电路。
在电子测量技术领域之中，某些信号的电压具有比较宽的动态范围，例如在雷达、声纳等无线电接受系统中，接收机前端信号动态范围可以达到120dB甚至更高。
一般的线性放大器不能处理这样宽的动态范围，为了更加方便的测试和分析这些信号，在线代测量接收机的设计中，采用大动态范围对数放大器设计技术。
本文介绍了一种核心器件为AD8306的大动态范围对数放大器的设计，实现了90dB的动态范围，宽带频率，灵敏度高。
采用该方法实现的对数放大器动态范围大，电路简单易于实现，如果采用多片芯片级联还可以实现更大动态范围的对数放大器。
实际应用表明，本文给出的设计方法合理有效，具有很高的使用价值。
在电子测量技术领域之中，某些信号的电压具有比较宽的动态范围，例如在雷达、声纳等无线电接受系统中，接收机前端信号动态范围可以达到120dB甚至更高。
一般的线性放大器不能处理这样宽的动态范围，为了更加方便的测试和分析这些信号，在线代测量接收机的设计中，采用大动态范围对数放大器设计技术。
本文介绍了一种核心器件为AD8306的大动态范围对数放大器的设计，实现了90dB的动态范围，宽带频率，灵敏度高。
采用该方法实现的对数放大器动态范围大，电路简单易于实现，如果采用多片芯片级联还可以实现更大动态范围的对数放大器。
实际应用表明，本文给出的设计方法合理有效，具有很高的使用价值。
2024/9/3 9:17:34
772KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB