本系统以单片机和FPGA为控制及数据处理核心,辅以可控双极性恒流源电路、DAC产生VCE电压电路、I/V转换电路、AD采样等主要功能电路,设计并制作了一个小功率半导体三极管参数测试仪。
实现了三极管的直流/交流放大系数β、集电极-发射极反向饱和电流ICEO、集电极-发射极间的反向击穿电压V(BR)CEO等参数的测量,测量误差优于5%,并实现了三极管管脚插错、损坏指示报警功能。
采用320*240点阵型LCD液晶显示彩色触模屏显示测量参数,并能显示三极管的共射极接法输入/输出特性曲线。
2023/6/12 7:02:36 530KB 简易 半导体三极管
1
VHDL语言编写的小游戏。
在FPGA实验箱上烧制成功,且成功通过答辩。
模仿了打地鼠这个小游戏。
2023/6/12 0:29:51 6.73MB FPGA VHDL 打地鼠
1
该代码是基于FPGA的数字示波器的代码,编程语言是verilog,开发环境是QuartusII
2023/6/10 7:12:35 22.55MB FPGA 数字示波器 Verilog
1
介绍基于opencl的fpga开发方法,内容很丰富,是不可多得的好资料!
2023/6/9 15:25:30 26.44MB 异构计算
1
用FPGA控制的小车,有详细的代码和说明
2023/6/8 15:00:05 863KB FPGA 红外循迹小车 闹钟
1
基于FPGA的小车而且父亲切尔奇若去欠人情欠人情翁人的确认去
2023/6/8 14:50:09 131KB FPGA
1
FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计
1
DSP通过自带的uPP并行口与FPGA通信,uPP支持半双工通信,DSP型号为TMS320C6748。
FPGA将前端采集到的原始数据发送给DSP,DSP进行处理后将计算后的结果传回FPGA。
2023/6/8 10:25:19 9KB DSP FPGA
1
此代码是使用verilog实现红外循迹小车的功能,包括所有的源文件及testbench仿真代码,已经通过实际验证
2023/6/7 17:00:54 4.57MB verilog quartus ii 循迹小车
1
五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)
2023/6/6 20:06:16 9.01MB MIPS CPU 流水线
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡