程序包分为4部分,分别对应4个任务1、Task1a、Awgn.mAWGN信道理论误码率b、simulationAwgnPe.m仿真误码率函数c、main.m主函数,绘图2、Task2a、project_1_QAM.mdlSimulink仿真16QAM模块图b、project_1_PSK.mdlSimulink仿真QPSK模块图c、project_1_main2.m绘出QPSK编译码误码率曲线d、project_1_main3.m绘出16QAM编译码误码率曲线3、Task3a、Task3_116qam下软解调与硬判决译码性能对比b、Task3_2QPSK下软解调与硬判决译码性能对比c、Task3_316qam下未凿孔与凿孔卷积码译码性能对比d、Task3_4QPSK下未凿孔与凿孔卷积码译码性能对比4、Task4a、Task4_1卷积码在瑞丽衰落信道和复信道中的误码特性b、Task4_2QAM在H信道下软解调与硬判决译码性能对比
2024/12/2 3:33:07 1.43MB AWGN QPSK 16QAM 卷积码
1
此资源为本人本科电子课程设计课自制的多功能函数信号发生器,可产生正弦波、锯齿波、矩形波,占空比和幅值连续可调,满分通过答辩,亲试有效。
2024/12/2 3:31:58 594KB 信号发生器 multisim
1
模板知识体系大纲与细节知识点(使用MindjetMindManager打开)
2024/12/1 10:09:12 396KB 函数模板与类模板
1
极限学习机matlab程序。
程序里包括样本训练、测试、精度、隐层神经元个数、激活函数选取。
2024/12/1 2:16:10 53KB 程序
1
[原创]根据C.Gosselin的论文编写的6-SPS并联机器人可达工作空间绘制程序,思路、算法与数据均来自论文"DeterminationoftheWorkspaceof6-DOFParallelManipulators",算法的实现(如圆弧求交离散,可达工作空间边界判定等)由本人自己编写,最后绘制的图形不仅包括z向横截面的工作空间轮廓图,还包括过z轴平面与工作空间的交线,以通过线框图更好的反映工作空间外形。
文件中还包括了论文中提到的计算z向截面面积的函数,执行主程序workspace_main.m后输出的AREA第一列为截面面积,第二列为截面的z向位置。
1
STM32F103单片机高级定时器TIM8从PC6,PC7,PC8,PC9,同时生成4路PWM.库函数版。
代码详细系的注释,大家拿到手可直接使用,我用的zet6,其他容量单片机,也可以正常移植。
1
利用遗传算法计算一元函数的极值2个文件,包括一个工具箱,1个.m文件
2024/11/29 17:27:32 421KB MATLAB
1
利用excelvba在excelsheet中画坐标轴及函数图像,很值得做数据分析的同行用和学习
2024/11/29 8:32:50 157KB vba 作图
1
利用matlab中fuzzy函数对图像进行分类,特征包括图像lab各个色彩通道的熵,以及saturation的熵
2024/11/29 7:49:47 1KB fuzzy l*a*b* saturation 分类
1
目录译者序前言第1章简介 11.1什么是VerilogHDL? 11.2历史 11.3主要能力 1第2章HDL指南 42.1模块 42.2时延 52.3数据流描述方式 52.4行为描述方式 62.5结构化描述形式 82.6混合设计描述方式 92.7设计模拟 10第3章Verilog语言要素 143.1标识符 143.2注释 143.3格式 143.4系统任务和函数 153.5编译指令 153.5.1`define和`undef 153.5.2`ifdef、`else和`endif 163.5.3`default_nettype 163.5.4`include 163.5.5`resetall 163.5.6`timescale 163.5.7`unconnected_drive和`nounconnected_drive 183.5.8`celldefine和`endcelldefine 183.6值集合 183.6.1整型数 183.6.2实数 193.6.3字符串 203.7数据类型 203.7.1线网类型 203.7.2未说明的线网 233.7.3向量和标量线网 233.7.4寄存器类型 233.8参数 26第4章表达式 284.1操作数 284.1.1常数 284.1.2参数 294.1.3线网 294.1.4寄存器 294.1.5位选择 294.1.6部分选择 294.1.7存储器单元 304.1.8函数调用 304.2操作符 304.2.1算术操作符 314.2.2关系操作符 334.2.3相等关系操作符 334.2.4逻辑操作符 344.2.5按位操作符 354.2.6归约操作符 364.2.7移位操作符 364.2.8条件操作符 374.2.9连接和复制操作 374.3表达式种类 38第5章门电平模型化 395.1内置基本门 395.2多输入门 395.3多输出门 415.4三态门 415.5上拉、下拉电阻 425.6MOS开关 425.7双向开关 445.8门时延 445.9实例数组 455.10隐式线网 455.11简单示例 465.122-4解码器举例 465.13主从触发器举例 475.14奇偶电路 47第6章用户定义的原语 496.1UDP的定义 496.2组合电路UDP 496.3时序电路UDP 506.3.1初始化状态寄存器 506.3.2电平触发的时序电路UDP 506.3.3边沿触发的时序电路UDP 516.3.4边沿触发和电平触发的混合行为 516.4另一实例 526.5表项汇总 52第7章数据流模型化 547.1连续赋值语句 547.2举例 557.3线网说明赋值 557.4时延 557.5线网时延 577.6举例 577.6.1主从触发器 577.6.2数值比较器 58第8章行为建模 598.1过程结构 598.1.1initial语句 598.1.2always语句 618.1.3两类语句在模块中的使用 628.2时序控制 638.2.1时延控制 638.2.2事件控制 648.3语句块 658.3.1顺序语句块 668.3.2并行语句块 678.4过程性赋值 688.4.1语句内部时延 698.4.2阻塞性过程赋值 708.4.3非阻塞性过程赋值 718.4.4连续赋值与过程赋值的比较 728.5if语句 738.6case语句 748.7循环语句 768.7.1forever循环语句 768.7.2repeat循环语句 768.7.3while循环语句 778.7.4for循环语句 778.8过程性连续赋值 788.8.
2024/11/28 20:22:43 4.72MB verilog
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡