PCHunter中文版是一款非常牛系统信息查看工具，也是非常好用的手动杀毒神器，它可以通过例如：进程管理、驱动模块、内核钩子、网络管理，注册表、文件管理、启动项等，通过这些系统信息来找到恶意软件并从系统中清除它们。
PCHunter功能特点：1、进程、线程、进程模块、进程窗口、进程内存信息查看，杀进程、杀线程、卸载模块等功能2、内核驱动模块查看，删除驱动、卸载驱动、支持内核驱动模块的内存拷贝3、SSDT、ShadowSSDT、FSD、KBD、TCPIP、Nsiproxy、Tdx、Classpnp、Atapi、Acpi、SCSI、IDT、GDT信息查看，并能检测和恢复ssdthook和inlinehook4、CreateProcess、CreateThread、LoadImage、CmpCallback、BugCheckCallback、Shutdown、Lego等近20多种NotifyRoutine信息查看，并支持对这些NotifyRoutine的删除5、端口信息查看，目前不支持2000系统6、查看消息钩子7、内核模块的iat、eat、inlinehook、patches检测和恢复8、磁盘、卷、键盘、网络层等过滤驱动检测，并支持删除9、注册表编辑10、进程iat、eat、inlinehook、patches检测和恢复11、文件系统查看，支持基本的文件操作12、查看（编辑）IE插件、SPI、启动项、服务、Hosts文件、映像劫持、文件关联、系统防火墙规则、IME13、ObjectTypeHook检测和恢复14、DPC定时器检测和删除15、MBRRootkit检测和修复16、内核对象劫持检测17、WorkerThread枚举18、Ndis中一些回调信息枚举19、硬件调试寄存器、调试相关API检测20、枚举SFilter/Flgmgr的回调21、系统用户名检测

这是我在网上淘的一个包含非常多仿真内容的PROTUES仿真实例！！！4X4键盘、128*64大屏液晶显示、1602+ds18b20、A/D、D/A，DAC0832、ADC0809、有源滤波、数字电压表、数控电压源、LED点阵、单片机通讯等内容

以下功能全部实现：设计一个OpenGL程序，创建一个三维迷宫，支持替身通过一定交互手段在迷宫中漫游。
基本功能包括：1、迷宫应当至少包含10*10个Cell，不能过于简单，下图给出一种示例。
2、读取给定的替身模型，加载到场景中。
3、键盘方向键控制替身转向与漫游。
4、有碰撞检测，替身不应当穿墙。
5、支持切换第一视角和第三视角进行观察。
6、迷宫场景中的墙、地面等应贴上纹理。

Scratch是MIT开发的完全免费的针对儿童学习编程而设计的开源软件。
这个软件的特点是：使用者可以不认识英文单词，也可以不会使用键盘。
构成程序的命令和参数通过积木形状的模块来实现。
用鼠标拖动模块到程序编辑栏就可以了。
中间的黄色部分是编辑好的程序代码，左边是可以用来选择的功能模块，右边上部是程序预览和运行窗口，右边下部是角色窗口。
本资源是Sratch2.0开源代码。
供研究人员开发参考。

介于很多“Flash钢琴”都不具备正常顺序按键激发声响的控制功能，特意做了一个简化版的钢琴案例。
内附pdf图文教程、钢琴音色素材和完成的Flash文档。
教程分为两个阶段，第一阶段仅实现按钮控制声响功能，很简单；
第二阶段则在第一阶段的基础上进行修改，实现按键也可以控制的功能。
提供的文档添加了一个封面，这个不在教程内容里，相信大家自己也可以搞定的！

stm324*4矩阵键盘程序

VerilogGoldenReferenceGuide.pdf(270.43KB)VerilogGolden中文版.pdf(511.67KB)VerilogHDL代码描述对状态机综合的研究.doc(74.5KB)Veriloghdl教程135个经典设计实例(王金明）.rar(191.15KB)VerilogHDL数字设计与综合.pdf(1.06MB)Verilog电梯控制器设计.doc(106KB)VerilogHDL硬件描述语言（averilogHDLprimer译本）（美）J.Bhasher著徐振林等译.zip(4.55MB)Verilog非阻塞赋值的仿真综合问题.doc(132KB)Verilog脉冲发生器程序.doc(22KB)VerilogHDL综合实用教程.pdf(2.62MB)VerilogHDL的基础知识.pdf(316.61KB)Verilog的键盘源码keypad—有去抖功能.doc(28.5KB)verilog的阻塞和非阻塞赋值.doc(80KB)Verilog交通灯控制器程序.doc(23KB)Verilog黄金参考指南.pdf(511.67KB)Verilog例子代码.zip(8.49KB)Verilog设计代码.zip(367.71KB)Verilog数字系统设计示例.rar(41.25KB)Verilog语言练习与讲解(中文).pdf(432.87KB)Verilog语言练习与讲解(中文补充).pdf(114.08KB)东南大学Verilog讲义.zip(581.83KB)关于verilog综合小结.doc(27KB)华为：VerilogHDL入门教程.pdf(280.97KB)卡内基梅陇大学verilog课程讲义.pdf(294.37KB)可综合的Verilog语法（剑桥大学，影印）.pdf(412.39KB)清华微电子所verilog课件.rar(110.82KB)王金明：《VerilogHDL程序设计教程》及相关源码.rar(10.52MB)硬件描述语言Verilog（第四版）.pdf(5.45MB)浙大VerilogHDL.zip(7.35MB)

宽带放大器在工业测量与控制领域应用广泛。
在测量与控制电路中，宽带放大器是调理传感器输出信号的重要环节。
传感器输出的电平信号通常不是规则的正弦信号，且输出电压范围往往变化很大，这就需要后级放大器具有较高的频带宽度和灵活的电压增益，因此，这里提出一种以压控增益放大器VCA822为核心的可编程宽带放大器，可实现通频带为100Hz～15MHz，放大器增益为10～58dB，6dB步进可调。
该设计可通过矩阵式键盘设置放大器增益，液晶显示器显示输出电压，人机界面友好。

内含代码，代码可执行1)编制实现软中断通信的程序使用系统调用fork()创建两个子进程，再用系统调用signal()让父进程捕捉键盘上发出的中断信号（即按delete键），当父进程接收到这两个软中断的某一个后，父进程用系统调用kill()向两个子进程分别发出整数值为16和17软中断信号，子进程获得对应软中断信号，然后分别输出下列信息后终止：Childprocess1iskilledbyparent!!Childprocess2iskilledbyparent!!父进程调用wait()函数等待两个子进程终止后，输入以下信息，结束进程执行：Parentprocessiskilled!!多运行几次编写的程序，简略分析出现不同结果的原因。
2)编制实现进程的管道通信的程序使用系统调用pipe()建立一条管道线，两个子进程分别向管道写一句话：Childprocess1issendingamessage!Childprocess2issendingamessage!而父进程则从管道中读出来自于两个子进程的信息，显示在屏幕上。
要求：父进程先接收子进程P1发来的消息，然后再接收子进程P2发来的消息。

Trojan源码，可进行键盘记录，屏幕抓取，远程靶机上线提示

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。