一个线性反馈移位寄存器的程序,本原多项式直接输入
2023/8/10 4:29:07 175KB LFSR 线性反馈移位寄存器
1
用labview编写的五色灯程序,用简单控件实现五色闪烁灯。
其中用到了labview的条件结构、移位寄存器、属性节点、等待时间等技巧,是很好的labview入门程序
2023/7/13 10:52:02 13KB labview程序
1
基于时域有限差分法/时域多分辨(FDTD/MRTD)混合方法研究了微粗糙光学表面与多体缺陷粒子的复合光散射问题。
建立微粗糙光学表面与掩埋多体粒子复合散射模型,利用DB2小波尺度函数的移位内插原理,将计算区域分别划分为MRTD和FDTD方法区域,推导出复合散射场,计算微粗糙光学表面中掩埋多体粒子的复合散射截面,并与矩量法的结果比较以验证该方法的有效性。
分析入射角、气泡粒子的个数、相对位置及深度等物性特征对微粗糙光学表面与掩埋多体粒子复合双站散射截面的影响。
上述结果为光学无损检测、光学薄膜、微纳米结构的光学性能设计等领域提供技术支持。
2023/7/9 22:57:55 10.48MB 薄膜 复合散射 光学表面 FDTD/MRTD
1
利用移位寄存器产生均匀随机数,再利用Box-Muller产生高斯随机数。
2023/6/14 4:06:16 18KB VERILOG 高斯随机数
1
完整的移位寄存器VHDL代码!可以实现双向移位。
包括bit子模块。
并包含testbench代码!
2023/6/2 0:25:29 4KB 移位寄存器 VHDL
1
第1章8051单片机C语言程序设计概述 1.18051单片机引脚 1.2数据与程序内存 1.3特殊功能寄存器 1.4外部中断、定时/计数器及串口应用 1.5有符号与无符号数应用、数位分解、位操作 1.6变量、存储类型与存储模式 1.7数组、字符串与指针 1.8流程控制 1.9可重入函数和中断函数 1.10C语言在单片机系统开发中的优势第2章Proteus操作基础 2.1Proteus操作界面简介 2.2仿真电路原理图设计 2.3元件选择 2.4调试仿真 2.5Proteus与?V3的联合调试第3章基础程序设计 3.1闪烁的LED 3.2从左到右的流水灯 3.3左右来回循环的流水灯 3.4花样流水灯 3.5LED模拟交通灯 3.6单只数码管循环显示0~9 3.78只数码管滚动显示单个数字 3.88只数码管显示多个不同字符 3.9数码管闪烁显示 3.108只数码管滚动显示数字串 3.11K1~K4控制LED移位 3.12K1~K4按键状态显示 3.13K1~K4分组控制LED 3.14K1~K4控制数码管移位显示 3.15K1~K4控制数码管加减演示 3.164×4键盘矩阵控制条形LED显示 3.17数码管显示4×4键盘矩阵按键 3.18开关控制LED 3.19继电器控制照明设备 3.20数码管显示拨码开关编码 3.21开关控制报警器 3.22按键发音 3.23播放音乐 3.24INT0中断计数 3.25INT0中断控制LED 3.26INT0及INT1中断计数 3.27TIMER0控制单只LED闪烁 3.28TIMER0控制流水灯 3.29TIMER0控制4只LED滚动闪烁 3.30T0控制LED实现二进制计数 3.31TIMER0与TIMER1控制条形LED 3.3210s的秒表 3.33用计数器中断实现100以内的按键计数 3.3410000s以内的计时程序 3.35定时器控制数码管动态显示 3.368×8LED点阵屏显示数字 3.37按键控制8×8LED点阵屏显示图形 3.38用定时器设计的门铃 3.39演奏音阶 3.40按键控制定时器选播多段音乐 3.41定时器控制交通指示灯 3.42报警器与旋转灯 3.43串行数据转换为并行数据 3.44并行数据转换为串行数据 3.45甲机通过串口控制乙机LED闪烁 3.46单片机之间双向通信 3.47单片机向主机发送字符串 3.48单片机与PC串口通信仿真第4章硬件应用 4.174LS138译码器应用 4.274HC154译码器应用 4.374HC595串入并出芯片应用 4.4用74LS148扩展中断 4.5I2C-24C04与蜂鸣器 4.6I2C-24C04与数码管 4.7用6264扩展内存 4.8用8255实现接口扩展 ……第5章综合设计
1
用verilog编写实现移位寄存器的成果并在开拓板上展现。
2023/5/2 11:38:02 606KB FPGA
1
一、用MATLAB实现如下序列,并画出图形:①单元采样序列移位,100),3()(−=nnnx;
揭示:实现单元采样序列:0001{)(==nnn,可经由如下语句实现:x=zeros(1,N);x(1)=1;n=0:10;x=[zeros(1,3),1,zeros(1,7)];figure(1);stem(n,x);②单元阶跃序列移位,100),3()(−=nnunx揭示:实现单元阶跃序列:0001{)(==nnnu,可经由如下语句实现:x=ones(1,N);n=0:10;x=[zeros(1,3),1,ones(1,7)];figure(2);stem(n,x);
2023/5/2 0:58:32 461KB 数字信号实验代码
1
基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL,VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录
2023/4/30 20:14:32 14.95MB Quartus FPGA CPLD
1
经由verlog代码的设定来实施响应的成果,运算有加,减,以及移位以及逻辑运算,能够举行仿真,极其好用。
2023/4/27 21:33:09 6.44MB verilog 运算器
1
共 98 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡