历年天下电子方案大赛题目更新至20171993-2017天下大教师电赛国赛题目1993-2017天下大教师电赛国赛题目
2023/3/24 14:41:18
12.86MB
1
2016TI杯电赛题目写，功能：矩阵按键功能选择，去皮，小数点，清零，累加，确定等功能。
代码本人动手，亲测可用。
代码本人动手，亲测可用。
2023/3/18 13:34:35
3.57MB
1
STM32F407核心板18电赛A题，非接触式电流检测，HAll库，DSP库。
能测量频率真无效值基次谐波等。
能测量频率真无效值基次谐波等。
2023/3/14 6:10:21
23.57MB
1
测量频率采用等精度法，信号通过高速比较器直接接入FPGA。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
2023/2/15 11:02:12
16.31MB
1
VCA821超带宽可变增益放大器，电赛必备木块。
VCA821是直流耦合，宽带，dB线性，连续可变的压控增益放大器它提供了一个差分输入与用于改变向下40分贝增益从标称最大增益由增益电阻器（RG）和反馈电阻（RF）的设置高阻抗增益控制输入单端的转换。
该VCA821内部架构由两个输入缓冲器和输出电流反馈放大器阶段集成有乘数核心是提供一种完整的可变增益放大器（VGA）系统，该系统不需求外部缓冲。
VCA821是直流耦合，宽带，dB线性，连续可变的压控增益放大器它提供了一个差分输入与用于改变向下40分贝增益从标称最大增益由增益电阻器（RG）和反馈电阻（RF）的设置高阻抗增益控制输入单端的转换。
该VCA821内部架构由两个输入缓冲器和输出电流反馈放大器阶段集成有乘数核心是提供一种完整的可变增益放大器（VGA）系统，该系统不需求外部缓冲。
2023/2/5 7:04:05
10.89MB
1
2019电赛综合测评仿真利用综合测评板和若干电阻、电容元件，设计制造电路产生下列四路信号：1.频率为19kHz~21kHz连续可调的方波脉冲信号，幅度不小于3.2V；
2.与方波同频率的正弦波信号，输出电压失真度不大于5%，峰峰值（VPP）不小于1V；
3.与方波同频率占空比5%~15%连续可调的窄脉冲信号，幅度不小于3.2V；
4.与正弦波相交的余弦波信号，相位误差不大于5°，输出电压峰峰值（VPP）不小于1V。
各路信号输出必须引至测评板的标注位置并均需接1kΩ负载电阻（RL）,要求在引线贴上所属输出信号的标签，便于测试。
2.与方波同频率的正弦波信号，输出电压失真度不大于5%，峰峰值（VPP）不小于1V；
3.与方波同频率占空比5%~15%连续可调的窄脉冲信号，幅度不小于3.2V；
4.与正弦波相交的余弦波信号，相位误差不大于5°，输出电压峰峰值（VPP）不小于1V。
各路信号输出必须引至测评板的标注位置并均需接1kΩ负载电阻（RL）,要求在引线贴上所属输出信号的标签，便于测试。
2022/11/23 4:24:15
623KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB