数字时钟的设计(EDA课程设计)内含:实验目的掌握VHDL言语的基本运用掌握MAX+plusII的简单操作并会使用EDA实验箱功能设计、系统设计、功能分析、创新点、VHDL代码
2023/3/11 18:38:43 126KB EDA 课程设计 数字时钟 电子时钟
1
基于Proteus强大的仿真功能和丰富的元件仿真模型,提出了新的用于电子技术的仿真方法.运用常用的芯片555定时器和74LS90计数器设计了电路原理图,对电路的每个单元进行了仿真实验,可以直观地观测出电路的仿真效果.
2023/3/8 0:44:37 384KB proteus 仿
1
嵌入式数字时钟系统设计,掌握基本的ARM汇编言语和C言语编程方法
2023/3/6 11:04:27 2.13MB ARM
1
实用Qt编写的模拟时钟、数字时钟、万年历,外观简约,很易于移植到各种平台实用。
代码简约,非常易于上手!
2023/2/23 4:54:53 884KB Qt 模拟时钟 数字时钟 万年历
1
简约使用verilog语言编写的数字时钟,并且可以输入预设时间调整,时分秒分三段描述,简约明了
2023/1/15 21:17:48 2KB Verilog FPGA 电子钟 时钟
1
这是一个数字时钟计划的原始模型文件,可以直接下载并用multisim打开。
2023/1/12 23:20:03 941KB 数字时钟 设计 原始模型 文件
1
基于ISE的基础数字时钟工程,AprojectisbasedonISE.
2018/9/6 6:24:35 3.85MB ISE project clock
1
个人课程作业,基于VerilogHDL的数字时钟设计,包括源代码和设计报告,供交流学习运用。
如有运用,请注明出处。
2018/5/4 18:48:12 212KB HDL 代码 报告
1
简略的flash数字时钟,可用于ppt,上课可以不用带手表,或QQ空间
2018/4/19 15:04:28 355B flash数字时钟 ppt QQ空间
1
单片机时钟,用keil计划与proteus仿真,包含工程原理图,以及*.hex和源程序,时钟包含设定时钟,闹钟等功能。
2021/3/20 6:27:20 32KB 单片机
1
共 87 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡