信息隐藏课程做的基于量化索引（抖动调制）的水印嵌入与提取，内容如下：1.空域的嵌入与提取（黑白图）2.包含DCT变化与量化的水印嵌入与提取（彩色图）3.6种攻击测试（高斯噪声，放大攻击，裁剪，平移，像素值修正，旋转）4.psnr计算5.探究量化表的修正
2020/1/14 13:41:52
2.91MB
1
设计了一种可用于射频前端芯片供电的高电源抑制比（PSR）无片外电容CMOS低压差线性稳压器（LDO）。
基于对全频段电源抑制比的详细分析，提出了一种PSR加强电路模块，使100kHz和1MHz处的PSR分别提高了40dB和30dB；
加入串联RC补偿网络，保证了电路的稳定性；
在LDO输出至误差放大器输入的反馈回路引入低通滤波模块，降低了由于输出端接不同负载对反馈回路的影响。
电路采用UMC65nmRFCMOS工艺进行设计和仿真，整个芯片面积为0.028mm2，仿真结果表明，本文设计的LDO的相位裕度为86.8°，在100kHz处，PSR为-84.4dB，输出噪声为8.3nV/[Hz]，在1MHz处，PSRR为-50.6dB，输出噪声为6.9nV[Hz]，适合为噪声敏感的射频电路供电。
基于对全频段电源抑制比的详细分析，提出了一种PSR加强电路模块，使100kHz和1MHz处的PSR分别提高了40dB和30dB；
加入串联RC补偿网络，保证了电路的稳定性；
在LDO输出至误差放大器输入的反馈回路引入低通滤波模块，降低了由于输出端接不同负载对反馈回路的影响。
电路采用UMC65nmRFCMOS工艺进行设计和仿真，整个芯片面积为0.028mm2，仿真结果表明，本文设计的LDO的相位裕度为86.8°，在100kHz处，PSR为-84.4dB，输出噪声为8.3nV/[Hz]，在1MHz处，PSRR为-50.6dB，输出噪声为6.9nV[Hz]，适合为噪声敏感的射频电路供电。
2016/1/21 1:30:30
1.66MB
1
中文版名称《运算放大器权威指南》英文版名称《OpAmpsforEveryone》本资源为中文版，英文版是TI出的运算放大器的设计手册，讲得比较详细，学习后，关于运放的设计就没成绩了。
2016/10/15 14:56:30
43.28MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB