特权同学图书《AlteraFPGA伴你玩转USB3.0与LVDS》扫描版。
编辑推荐(1)《AlteraFPGA伴你玩转USB3.0与LVDS》基于AlteraCycloneⅣFPGAUSB3.0LVDS的硬件开发平台,提供有丰富的例程讲解:从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB3.0、LVDS传输实例。
(2)《AlteraFPGA伴你玩转USB3.0与LVDS》提供一站式入门学习方案:板级设计、软件工具和相关驱动安装、丰富的例程讲解,让读者快速掌握FPGA各种片内资源的应用以及接口时序的设计。
内容简介本书主要使用Altera公司的CycloneⅣFPGA器件(引出自带的LVDS接口)和Cypress公司的USB3.0控制器芯片FX3,以及一些常见的DDR2存储器、UART电路、扩展接口等,由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的FPGA实例以及基于FPGA的UART、DDR2、USB3.0、LVDS传输实例入手,掌握FPGA各种片内资源的应用以及接口时序的设计。
本书基于特定的FPGA开发平台,既有足够的理论知识作支撑,也有丰富的例程进行实践学习,并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。
对于希望基于FPGA实现LVDS和USB3.0开发的工程师,本书所提供的很多实例是很好的参考原型,有助于实现快速系统原型的开发。
目  录目录Contents第1章FPGA、USB与LVDS概述1.1FPGA发展概述1.2FPGA的优势1.3FPGA应用领域1.4FPGA开发流程1.5USB接口概述1.5.1USB发展史1.5.2USB3.0概述1.6LVDS接口概述第2章实验平台板级电路详解2.1板级电路整体架构2.2电源电路2.3FPGA时钟与复位电路2.3.1FPGA时钟晶振电路2.3.2FPGA复位电路2.4FPGA配置电路2.5FPGA供电电路2.6DDR2芯片电路2.7UART芯片电路2.8LVDS接口与液晶屏背光接口电路2.8.1差分走线2.8.2阻抗匹配2.8.3LVDS和单端信号间的串扰2.8.4电磁干扰2.8.5LVDS线缆选型2.8.6LVDS连接器定义2.9USB3.0控制器FX3电路2.10扩展接口电路2.11FPGA引脚定义第3章软件安装与配置3.1软件下载和许可证申请3.2QuartusⅡ与ModelSimAltera的安装3.3文本编辑器Notepad安装3.4QuartusⅡ中使用Notepad的关联设置3.5USBBlaster的驱动安装3.5.1WindowsXP系统的USBBlaster安装3.5.2在Windows7系统安装USBBlaster3.5.3在Windows8系统安装USBBlaster3.6串口芯片驱动安装3.6.1驱动安装3.6.2设备识别3.7USB3.0控制器FX3的SDK安装3.8USB3.0控制器FX3的驱动安装AlteraFPGA伴你玩转USB3.0与LVDS第4章第一个例程与FPGA下载配置概述4.1LED闪烁与PLL配置实例4.1.1功能概述4.1.2新建QuartusⅡ工程4.1.3IP核配置——PLL4.1.4引脚分配4.1.5闲置引脚设置4.1.6Verilog代码解析4.2AlteraFPGA配置方式概述4.2.1AS配置方式4.2.2PS配置方式4.2.3JTAG配置方式4.3基于JTAG的sof文件FPGA在线烧录4.4基于JTAG的jic文件SPIFlash固化第5章DDR2、UART以及NiosⅡ实例5.1DDR2控制器集成与读/写测试5.1.1功能概述5.1.2IP核配置——片内RAM5.1.3IP核配置——DDR2控制器5.1.4DDR2引脚电平设置5.1.5Verilog代码解析5.1.6板级调试5.2UART2USB的Loopback收发实例5.2.1功能概述5.2.2Verilog代码解析5.2.3板级调试5.3基于最小NiosⅡ系统的SystemID打印实例5.3.1Qsys系统概述5.3.2Qsys工具基本使用5.3.3Qsys组件添加与互连5.3.4Qsys系统生成5.3.5QuartusⅡ工程设计实现5.3.6软件开发工具EDS5.3.7SystemID外设
2024/1/12 1:42:05 87.6MB Altera FPGA 特权同学 USB3.0
1
内含源代码和实验报告多道批处理系统的两级调度-1本课程设计要求模拟实现一个的多道批处理系统的两级调度。
通过具体的作业调度、进程调度、内存分配等功能的实现,加深对多道批处理系统的两级调度模型和实现过程的理解。
要求作业从进入系统到最后完成,要经历两级调度:作业调度和进程调度。
作业调度是高级调度,它的主要功能是根据一定的算法,从输入井中选中若干个作业,分配必要的资源,如主存、外设等,为它们建立初始状态为就绪的作业进程。
进程调度是低级调度,它的主要功能是根据一定的算法将CPU分派给就绪队列中的一个进程。
1. 假定某系统可供用户使用的主存空间共100KB,并有4台磁带机。
主存分配采用可变分区分配方式且主存中信息不允许移动,对磁带机采用静态分配策略,作业调度分别采用最小作业优先算法,进程调度采用可抢占的最短进程优先算法。
2. 假定“预输入”程序已经把一批作业的信息存放在输入井了,并为它们建立了相应作业表。
测试数据如下:作业到达时间估计运行时间内存需要磁带机需要JOB110:0025分钟15K2台JOB210:2030分钟60K1台JOB310:3010分钟50K3台JOB410:3520分钟10K2台JOB510:4015分钟30K2台3. 分别在不同算法控制下运行设计的程序,依次显示被选中作业、内存空闲区和磁带机的情况。
比较不同算法作业的选中次序及作业平均周转时间。
4. 选用程序设计语言:C、C++等。
2024/1/6 19:43:41 597KB 操作系统课设
1
这是针对iOS,tvOS和Android的蓝牙低功耗(BLE)的非常简单的功能实现。
点击创建BLE中央管理器以访问蓝牙功能。
此插件可用于游戏和任何其他Unity应用程序。
包括连接到RFduino和TISensorTag设备的示例,还包括来自广告包的RSSI和制造商特定数据,以允许iBeacon类型功能。
iBeacon支持iOS和Android。
外围模式仅适用于iOS。
在iOS上,只有一个示例可以充当RFduino设备外设,以演示如何成为iOS上的外设。
2024/1/3 22:15:20 66B unity 蓝牙 插件 Bluetooth
1
华清远见编著的《FPGA应用开发入门与典型实例》,文字版,非扫描版,超清晰pdf,和市面上的书籍内容一样,是修订版,你值得拥有第1章FPGA系统设计基础第2章从零开始设计FPGA最小系统第3章硬件描述语言VerilogHDL基础第4章硬件描述语言VerilogHDL设计进阶第5章FPGA设计开发软件QuartusII的使用技巧第6章FPGA设计开发软件ISE使用技巧第7章FPGA系统设计的仿真验证第8章基于FPGA的片上可编程系统(SOPC)设计第9章FPGA系统设计原则和技巧第10章利用FPGA实现外设通信接口第11章F
2023/12/28 23:58:56 14.62MB FPGA 华清远见
1
STM32L152例程,包含各种外设的驱动程序,如定时器、SPI、I2C、串口、ADC、看门狗、SDIO等。
开发STM32L152可参考
2023/12/23 19:51:34 18.28MB STM32L152 例程
1
本书介绍了TI公司的TMS320F28335DSP在工业控制与电机驱动系统中的开发与应用。
以CCS6.x版本为基础,讲述了其编程开发的方法与流程,并描述了编译器与链接器的各种典型选项及其含义。
基于TMS320F28335DSP的众多片上外设,描述了电机控制中常用片上外设与接口,如GPIO、ADC、ePWM、eQEP、eCAP、SCI、SPI、DMA、XINTF、HRPWM、eCAN等的使用方法,并附有具体的例程。
很后,描述了电机控制常用算法的具体实现,并给出了控制永磁同步电机的典型例子。
2023/12/14 4:33:57 100.97MB DSP28335
1
STM32F407ARM单片机开发板_CAN1NORMAL模式测试程序KEIL软件C源码工程文件,CAN测试**KEILMDK-ARMStandardVersion:4.23**固件库(ST)Version:V1.0.0**使用外设:CAN**********************************************************************************/测试说明:测试程序为407CAN1正常模式发送程序(波特率250KB)。
测试步骤:第一:CAN1链接,跳线帽J2,J3.
1
STM32F407ARM单片机开发板_SRAM程序KEIL软件C源码工程文件。
外部SRAM例程**KEILMDK-ARMStandardVersion:4.23**固件库(ST)Version:V1.0.0**使用外设:fsmc测试说明:本程序外部SRAM测试程序,大致流程为写128K的数据再读出来,与之对比。
数据测试通过,LED轮番闪烁。
第一步:取下所有跳线帽(因为FSMC管脚共用的比较多),留下J11(BOOT0接GND),J13接PG8与NE2。
第二步:编译并下载程序。
1
SoC芯片,相较于传统的单一ARM处理器或FPGA芯片,IntelCycloneVSoCFPGA既拥有了ARM处理器灵活高效的数据运算和事务处理能力,同时又集成了FPGA的高速并行处理优势,同时,基于两者独特的片上互联结构,使用时可以将FPGA上的通用逻辑资源经过配置,映射为ARM处理器的一个或多个具有特定功能的外设。
2023/11/20 13:18:10 14.02MB fpga 嵌入式
1
这是用OrCAD17.2和PADS9.5画的原理图和PCB布局,是STM32f407的最下系统加了一点其他的外设。
有需要的下载使用。
2023/11/14 17:56:03 1.54MB STM32F STM32最 原理图+PC 直接使用
1
共 158 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡