用verilog编写实现移位寄存器的成果并在开拓板上展现。
2023/5/2 11:38:02 606KB FPGA
1
一、用MATLAB实现如下序列,并画出图形:①单元采样序列移位,100),3()(−=nnnx;
揭示:实现单元采样序列:0001{)(==nnn,可经由如下语句实现:x=zeros(1,N);x(1)=1;n=0:10;x=[zeros(1,3),1,zeros(1,7)];figure(1);stem(n,x);②单元阶跃序列移位,100),3()(−=nnunx揭示:实现单元阶跃序列:0001{)(==nnnu,可经由如下语句实现:x=ones(1,N);n=0:10;x=[zeros(1,3),1,ones(1,7)];figure(2);stem(n,x);
2023/5/2 0:58:32 461KB 数字信号实验代码
1
基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL,VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录
2023/4/30 20:14:32 14.95MB Quartus FPGA CPLD
1
经由verlog代码的设定来实施响应的成果,运算有加,减,以及移位以及逻辑运算,能够举行仿真,极其好用。
2023/4/27 21:33:09 6.44MB verilog 运算器
1
本文思考了一类视察器尺度外形空间体系的参数估量下场。
借助移位运算符的属性,将空间外形模子转换为输入-输入展现方式。
而后,提出了一种时变的淡忘因子随机梯度与卡尔曼滤波算法相松散的方式。
所提出的算法基于交互式估量未知参数,以实现体系的齐全参数识别。
数值例子验证了所提算法的实用性。
2023/4/27 0:03:02 961KB Dynamic systems; Parameter estimation;
1
本资源给出了bch码的编码的c语言代码,行使移位寄存器来暴发校验位
2023/4/25 16:51:57 708KB bch
1
CHIP-8仿真器这是用JavaScript编写的模拟器。
在这里试验::产物特色该仿真器对于齐全35个CHIP-8操作码都有不错的实现,齐全这些都经由欠缺测试。
还实现为了两个已经知的“怪癖”(请参阅​​:):加载/存储怪癖-指令LD[I],Vx以及LDVx,[I]递增I寄存器的值,但某些CHIP-8法度圭表标准假如它们不。
移位怪癖-移位指令末了将寄存器VY移位并将下场存储在寄存器VX中。
一些CHIP-8法度圭表标准差迟地假如该指令将VX寄存器移位,并且VY相持巩固。
名目存储库搜罗90个CHIP-8ROM及其阐发,可在(CHIP-8法度圭表标准包)中找到它们。
齐全这些都已经查验
2023/3/24 14:52:43 636KB emulator chip8 chip8-emulator EmulatorJavaScript
1
程序中使用ACCESS数据库来保存数据,使用LabSQL工具包来连接数据库,打开之前请确认安装了这个工具包。
程序一运行时会先弹出密码登录系统,用户名和密码都为“vihome”。
这个程序实现的功能或者说使用到的知识点还是比较多的,主要有以下几种:1,简单的密码登录。
之前已经上传过一个密码登录的程序了,这里只是很简单的一个登录判断,有些会员不了解怎么样从密码程序到主程序的转换,这里是直接调用,如果在密码登录时选择取消,则通过输出错误的方法使主程序不执行而直接退出。
2,简单的错误处理。
会对错误进行提示,发生错误时用户可以选择继续或停止,如果在调试时记录一些经常发生的错误并添加到错误处理程序中,就可以有针对性地进行提示,并对应提出解决方法,这样程序就健壮一些。
3,生产-消费者结构数据采集和保存之间使用生产-消费者结构,二个循环之间通过队列来传递数据,这里还是比较简单的了,只是设置每十个数据作为一组进行保存,实际上使用中有些是需要根据时间来保存的,这些需要自己编程处理一下。
4,通过局部变量或通知来停止并行的循环由于要响应用户菜单操作或其它操作,使用并行循环的结构,这样二者之间需要同步停止,程序里面是使用通知来同步循环的停止的。
5,可以从数据采集卡中采集数据,也可以由软件模拟产生。
考虑到好多会员朋友并没有数据采集卡,程序里面可以设置采集的数据由软件模拟产生,在参数设置的系统参数设置里面,将“实际采集?”选择为“模拟采集”即可,软件一样可以正常运行,数据一样会保存,如果有数据采集卡的,也一样可以从数据采集卡中采集数据。
由于程序不太好,所以采样率和通道号都被固定了,免得出错。
程序中使用到了DAQmx8.5驱动程序,里面也有一些相关的DAQ的VI,如果你没安装DAQmx的话就有一些DAQ的VI找不到,导致程序没有办法运行,可以手动将这些找不到的VI删除掉或者使用禁用结构禁止掉,而在在程序中“参数设置”界面上的“系统参数”那里设置“模拟采集”即可,这样会在软件中模拟采集的数据,其它程序都可以正常运行。
如果装了DAQmx但没有数据采集卡,也要设置成模拟采集,这样程序才能正常运行,否则会出现找不到数据采集卡的报错。
6,波形图表双坐标显示从下图中可以看出四个通道的波形图显件都有二个Y轴,而且这二个Y轴随时都是同步的,这个是通过属性节点来实现的,将第一条Y轴的值写到第二条Y轴上来实现。
7,数据保存到数据库。
之前在常用VI资源区上传过数据写入到数据库的例子,这里的稍微有点不同,将四个通道的数据组成一个字符串(以空格间隔开)后一起写入到一个文本字段下,因为ACCESS的文本字段最长只能有255个字符,所以程序中以十个采样点保存一次,采样率也设置为10。
不知道OLE对象可不可以存储长字符串,如果是在MySQL中是可以保存为BLOB字段的,关于这些可以查找一下对应的资料,这里只是作个演示。
8,控件随窗格缩放程序中的“专利信息.vi”中有这个功能,但这个功能是要在某一个(只有一个)控件占界面绝大部分时才比较好用,然后设置这个控件随窗格缩放,其它控件不需要缩放,这时效果就比较好一点。
如果界面上有二个以上的表格,这个方法就不行了。
9,其它一些功能,比如菜单的禁用/启用、快捷键的实现(通过菜单)、在子程序中修改主界面上的控件值(通过“值”属性节点)等。
程序中的缺点:A,不管是模拟测试还是实际用数据采集卡设置,保存到数据库中时间信息都是不太准了,都是在写入数据库时才读取系统的时间作为数据采集的时间,如果要数据与时间严格保持一致,程序中也使用了发送采集时间的队列,可以从这个队列中读取采集的时间。
B,采集程序中将时间和数据分开二个队列来进行发送,可能不是很好,但也不知道有没有其它更好的方法了,原来也试过将四个通道的波形数据(带时间信息)通过一个队列发送的,但后面接收那里就比较麻烦,最终还是选择现在这样。
C,模拟采集时,如果采集一段时间后停止,不退出程序再次开始采集时,模拟采集的数据就会不准确,因为模拟采集时模拟波形的时间是以当前系统时间加上“初次调用?”来实现的,如果第二次运行时,初次调用输出F,则还是使用第一次运行时停止的时间,这个时间是不准的,解决办法是将“初次调用?”放到采集循环外面来判断是否需要重新对时,而不是放在采集程序里面。
D,好多VI中的说明信息都不够,没来得及写,看以后有没有空补上吧。
E,后来想到用“写一次读多次”的方法,即通过移位寄存器,或者叫功能VI来代替这个簇在各个VI之间传递的话,整个程序的后面板看起来应该会好很多,各个子VI的前面板也不会有很大的簇控件了。
有空
2023/3/4 0:54:48 1.07MB LabVIEW 多通道 数据采集
1
matlab数字信号处理函数matlab实现数字信号处理的一些经典理论内涵:滤波器的设计,模拟与数字采样定律Z变换与s域映射卷积原因截断效应各种变换如:DFSDFTIDFT具体的如下:%离散信号和系统%conv_m-改进的线性卷积子程序(第22页)%conv_tp-用Toeplitz矩阵计算的线性卷积(第34页)%evenodd-将实信号分解为偶和奇两部分(第15页)%impseq-产生脉冲序列(第6页)%sigadd-信号相加运算(第8页)%sigfold-信号折叠运算(第10页)%sigmult-信号乘法运算(第9页)%sigshift-信号时移运算(第9页)%stepseq-产生阶跃序列(第6页)%离散时间付利叶变换(第z变换)%pfe2rfz-在z域由部分分式展开为有理函数(第四章)%rf2pfez-在z域由有理函数展开为部分分式(第四章)%离散付利叶变换%circevod-实信号分解为循环偶分量和循环奇分量(第132页)%circonvt-时域中的循环卷积(第139页)%cirshftt-时域中的循环移位(第146页)%dfs-计算离散付利叶系数(第109页)%dft-计算离散付利叶变换(第120页)%hsolpsav-采用FFT高速分段卷积的重叠保留法(第157页)%idfs-计算逆离散付利叶级数(第110页)%idft-计算逆离散付利叶变换(第121页)%mod-计算m=nmodN(第119页)%ovrlpsav-分段卷积的重叠保留法(第147页)%数字滤波器结构%cas2dir-级联到直接的方式转换(第173页)%casfiltr-IIR和FIR滤波器的级联实现(第172页)%cplxcomp-比较两个复数对(第176页)%dir2cas-直接到级联的型式转换(第171页)%dir2fs-直接方式到频率采样型的转换(第187页)%dir2ladr-IIR直接方式极__零点到格型/梯形的转换(第199页)%dir2latc-FIR直接方式到全零点格型方式的转换(第193页)%dir2par-直接到并联方式的转换(第175页)%dir2paro-直接到并联方式的转换(用于旧版信号处理工具箱)%ladr2dir-格型/梯形方式到IIR直接方式的转换(第199页)%ladrfilt-格型/梯形方式的IIR滤波器实现(第200页)%latc2dir-全零点格型方式到FIR直接方式的转换(第194页)%latcfilt-FIR滤波器的格型方式的实现(第194页)%par2dir-并联方式到直接方式的转换(第177页)%parfiltr-IIR滤波器的并联方式的实现(第177页)%FIR滤波器设计% ampl_res -由FIR滤波器脉冲响应求其幅频特性(第271页)%blackman-布莱克曼窗函数(第230页)%freqz_m-改进型的freqz子程序(第233页)%Hr_Type1-计算1型FIR低通滤波器(第215页)%Hr_Type2-计算2型FIR低通滤波器(第216页)%H
2023/2/23 2:32:31 61KB matlab 数字信号处理函数
1
桶形移位器,8位,16位,32位,含ARM桶形移位器。
南大计算机系计算机组成原理实验-Barrelshifter,8,16,32,includingtheARMbarrelshifter.NJUDepartmentofComputerScienceExperimentalComputerSystem
2023/2/18 9:27:04 1.65MB 桶形移位器 ARM
1
共 72 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡