基于TensorFlow的lstm模型,多维时序数据预测,可自行修改网络参数。
2025/1/21 4:44:21 10KB dl
1
新闻发布系统UML建模各种图,包括类图,用例图,协作图,状态图,时序图,组件图等,系统为小型系统,适用于大学本科的课程设计使用
2025/1/13 8:28:27 unknown UML 新闻发布系统
1
FPGA时序设计的Viso形状库
2025/1/11 22:53:58 157KB FPGA Viso
1
本数据资料详细介绍了2711接口芯片的工作原理以及工作时序,以及其应用条件。
2025/1/11 14:54:19 636KB 串行传输
1
ENVI软件的插件,可以基于ENVI软件实现多种操作,如相对辐射归一化,矩匹配相对辐射校正,时序数据分析,批量裁剪,MRT批处理等功能
2025/1/6 0:33:21 3MB envi
1
Java工程获取UML图的Eclipse插件,可以快速获取Java工程的类图,时序图等,使用十分方便。
2025/1/4 12:48:50 3.34MB UML
1
MIT6.004配套教材。
从门电路开始讲起,包括组合数字电路,时序数字电路,有限状态机,图灵机,指令集设计,虚拟内存,流水线,并行计算,FPGA等等内容。
14.06MB 体系结构
1
本文件为用Verilog写的FLASHS29AL032D读和擦除的驱动时序,对刚学习Verilog的同学有一定帮助,已在DE2开发板上验证。
2024/12/7 12:48:23 2KB verilogFLASH
1
目录译者序前言第1章简介 11.1什么是VerilogHDL? 11.2历史 11.3主要能力 1第2章HDL指南 42.1模块 42.2时延 52.3数据流描述方式 52.4行为描述方式 62.5结构化描述形式 82.6混合设计描述方式 92.7设计模拟 10第3章Verilog语言要素 143.1标识符 143.2注释 143.3格式 143.4系统任务和函数 153.5编译指令 153.5.1`define和`undef 153.5.2`ifdef、`else和`endif 163.5.3`default_nettype 163.5.4`include 163.5.5`resetall 163.5.6`timescale 163.5.7`unconnected_drive和`nounconnected_drive 183.5.8`celldefine和`endcelldefine 183.6值集合 183.6.1整型数 183.6.2实数 193.6.3字符串 203.7数据类型 203.7.1线网类型 203.7.2未说明的线网 233.7.3向量和标量线网 233.7.4寄存器类型 233.8参数 26第4章表达式 284.1操作数 284.1.1常数 284.1.2参数 294.1.3线网 294.1.4寄存器 294.1.5位选择 294.1.6部分选择 294.1.7存储器单元 304.1.8函数调用 304.2操作符 304.2.1算术操作符 314.2.2关系操作符 334.2.3相等关系操作符 334.2.4逻辑操作符 344.2.5按位操作符 354.2.6归约操作符 364.2.7移位操作符 364.2.8条件操作符 374.2.9连接和复制操作 374.3表达式种类 38第5章门电平模型化 395.1内置基本门 395.2多输入门 395.3多输出门 415.4三态门 415.5上拉、下拉电阻 425.6MOS开关 425.7双向开关 445.8门时延 445.9实例数组 455.10隐式线网 455.11简单示例 465.122-4解码器举例 465.13主从触发器举例 475.14奇偶电路 47第6章用户定义的原语 496.1UDP的定义 496.2组合电路UDP 496.3时序电路UDP 506.3.1初始化状态寄存器 506.3.2电平触发的时序电路UDP 506.3.3边沿触发的时序电路UDP 516.3.4边沿触发和电平触发的混合行为 516.4另一实例 526.5表项汇总 52第7章数据流模型化 547.1连续赋值语句 547.2举例 557.3线网说明赋值 557.4时延 557.5线网时延 577.6举例 577.6.1主从触发器 577.6.2数值比较器 58第8章行为建模 598.1过程结构 598.1.1initial语句 598.1.2always语句 618.1.3两类语句在模块中的使用 628.2时序控制 638.2.1时延控制 638.2.2事件控制 648.3语句块 658.3.1顺序语句块 668.3.2并行语句块 678.4过程性赋值 688.4.1语句内部时延 698.4.2阻塞性过程赋值 708.4.3非阻塞性过程赋值 718.4.4连续赋值与过程赋值的比较 728.5if语句 738.6case语句 748.7循环语句 768.7.1forever循环语句 768.7.2repeat循环语句 768.7.3while循环语句 778.7.4for循环语句 778.8过程性连续赋值 788.8.
2024/11/28 20:22:43 4.72MB verilog
1
ADuM1400/1/2是ADI(Analogdevice,inc)公司推出基于其专利iCoupler磁耦隔离技术的通用型四通道数字隔离器。
iCoupler磁隔离技术是ADI公司的一项专利隔离技术,是一种基于芯片尺寸的变压器隔离技术,它采用了高速CMOS工艺和芯片级的变压器技术。
所以,在性能、功耗、体积等各方面都有传统光电隔离器件(光耦)无法比拟的优势。
由于磁隔离在设计上取消了光电耦合器中影响效率的光电转换环节,因此它的功耗仅为光电耦合器的1/6--1/10,具有比光电耦合器更高的数据传输速率、时序精度和瞬态共模抑制能力。
同时也消除了光电耦合中不稳定的电流传输率,非线性传输,温度和使用寿命等方面的问题。
2024/11/22 21:21:13 856KB adum1400
1
共 306 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡