本文介绍了数字集成电路设计中静态时序分析(StaticTimingAnalysis)和形式验证(FormalVerification)的一般方法和流程。
这两项技术提高了时序分析和验证的速度,在一定程度上缩短了数字电路设计的周期。
本文使用Synopsys公司的PrimeTime进行静态时序分析,用Formality进行形式验证。
由于它们都是基于Tcl(ToolCommandLanguage)的工具,本文对Tcl也作了简单的介绍。
1
本文档的作用内容详细介绍的是EDA使用教程之EDA设计技术实验指导书资料免费下载   实验包括了:组合逻辑电路设计,时序逻辑电路设计,异步计数器的设计,全加器的设计,七段数码管显示电路的设计,信号发生器设计,四人抢答器设计,有限状态机的设计,交通灯控制器设计,数字钟设计,出租车计费器设计,频率计的设计还有管脚PIN的资料
2024/11/2 7:39:50 2.37MB EDA/PCB
1
软件:RationalRose包括:顾客用例图收银员用例图管理员用例图类图状态图配置图订单处理活动图管理员活动图收银员活动图时序图协作图
2024/10/27 18:37:31 147KB 餐饮管理系统 uml Rose
1
MATLAB工具包DEEPLEARNINGTOOLBOX(一)DeepLearningToolbox™提供了一个用于通过算法、预训练模型和应用程序来设计和实现深度神经网络的框架。
我们可以使用卷积神经网络(ConvNet、CNN)和长短期记忆(LSTM)网络对图像、时序和文本数据执行分类和回归。
2024/10/23 7:57:32 216.9MB 深度学习
1
图文,截图,时序图,能够帮助一些初学者完成学习任务以及参考
2024/10/21 1:34:04 1.02MB
1
硬件工程师手册目前最全版本(159页)小数分频一种将异步时钟域转换成同步时钟域的方法一种快速无毛刺的时钟倒换方法以太网时钟同步技术_时钟透传技术白皮书VHDL设计风格和实现FPGA设计流程指南FPGA设计规范codingstyleVerilog典型电路设计VerilogHDL华为入门教程Synplify工具使用指南(华为文档)HuaWeiVerilog约束FPGA技巧Xilinx静态时序分析与逻辑华为面经
2024/10/16 5:34:40 6.88MB FPGA Verilog VHDL 华为
1
AChartEngine是为Android应用而设计的绘图工具库。
可用于绘制多种图表,目前该绘图工具库的最新最新版本的是achartengine-1.1.0.jar。
ChartEngine支持的图表类型:折线图、区域图、散点图、时间图、柱状图、饼状图、气泡式图表、环形图、高低交替图等。
以上每种图表都可以包含多个序列,可以将X轴以水平或垂直的形式显示,也支持很多自定义的特性。
另外,图表可以作为View构建,也可以作为Intent构建这样可以被用于启动一个活动(Activity)。
其实AChartEngine和JFreeChart差不多。
JFreeChart是JAVA平台上的一个开放的图表绘制类库。
它完全使用JAVA语言编写,是为applications,applets,servlets以及JSP等使用所设计。
JFreeChart可生成饼图(piecharts)、柱状图(barcharts)、散点图(scatterplots)、时序图(timeseries)、甘特图(Ganttcharts)等等多种图表,并且可以产生PNG和JPEG格式的输出,还可以与PDF和EXCEL关联。
AChartEngine和JFreeChart都是采用Java编写的开放图表制作类库,前者是应用在android上,后者也能主要应用在JAVASE或者JAVAEE上。
AChartEngine是谷歌开发的开源项目。
2024/10/10 21:26:01 1.25MB AChartEngine Android
1
中国大学mooc猴博士爱讲课资源课时1数制及转换02课时2逻辑门电路可试看03课时3化简逻辑表达式04课时4组合逻辑电路的分析与设计05课时5最小项06课时6常用集成器件07课时7触发器08课时8计数器集成芯片09课时9分析时序逻辑电路10课时10脉冲波形的产生与整形
1
eclipseUML插件AmaterasUML_1.3.4.zip(官方原版),可以通过拖拽Java源文件,轻松生成类图结构,同时支持活动图、时序图和用例图
2024/10/1 4:12:03 3.34MB UML
1
VerilogHDL扫盲文 VerilogHDL那些事儿_建模篇(vivado) Verilog_HDL_那些事儿_时序篇(verilogmodelsim) VerilogHDL那些事儿-整合篇
2024/9/29 6:19:30 62.14MB FPGA
1
共 293 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡