基于Verilog代码和调用IP核的ROM模块存储波形,实现基于FPGA的正弦波信号输出以及波形的仿真
2023/6/29 22:12:47 2.54MB 正弦波
1
学习CPLD/FPGA动手能力很重要,自己设计一个开发板,搭建一个平台,为以后学习CPLD有很大帮助。
很不容易找到完整的电路图,与大家一起分享!!
2023/6/29 12:06:01 67KB cpld 开发板 电路图
1
该文件为利用FPGA驱动摄像头模块OV7670,里面有详细的代码。
亲测可用
2023/6/29 0:03:21 1.31MB FPGA,ov7670
1
本文首先利用MATLAB产生两个频率不一样的正弦信号,并将这两个正弦信号相加,得到一个混叠的波形;
然后利用MATLAB设计一个FIR低通滤波器,并由Verilog实现,联合ISE和Modelsim仿真,实现滤除频率较高的信号,并将滤波后的数据送到MATLAB中分析。
绝对原创。
2023/6/28 18:05:57 1.08MB FIR MATLAB
1
S01_基于ZYNQ的FPGA基础入门;
S02_基于ZYNQ的SOC入门基础;
S03_基于ZYNQ的裸机应用开发;S04_基于ZYNQ硬件的LINUX开发;S05_基于ZYNQ的HLS图像算法设计;S06_基于ZYNQ的图像处理案例;S07《ZYNQ修炼秘籍》-第七季MIG访问DDR;S08《ZYNQ修炼秘籍》-第八季GTX光通信_以太网通信;S09《ZYNQ修炼秘籍》-第九季提高版
2023/6/13 19:07:29 73.36MB ZYNQ VIVADO
1
基于FPGA设计的verilog语言pwm,占空比可调的PWM,
2023/6/12 13:44:09 4KB PWM FPGA
1
本系统以单片机和FPGA为控制及数据处理核心,辅以可控双极性恒流源电路、DAC产生VCE电压电路、I/V转换电路、AD采样等主要功能电路,设计并制作了一个小功率半导体三极管参数测试仪。
实现了三极管的直流/交流放大系数β、集电极-发射极反向饱和电流ICEO、集电极-发射极间的反向击穿电压V(BR)CEO等参数的测量,测量误差优于5%,并实现了三极管管脚插错、损坏指示报警功能。
采用320*240点阵型LCD液晶显示彩色触模屏显示测量参数,并能显示三极管的共射极接法输入/输出特性曲线。
2023/6/12 7:02:36 530KB 简易 半导体三极管
1
VHDL语言编写的小游戏。
在FPGA实验箱上烧制成功,且成功通过答辩。
模仿了打地鼠这个小游戏。
2023/6/12 0:29:51 6.73MB FPGA VHDL 打地鼠
1
该代码是基于FPGA的数字示波器的代码,编程语言是verilog,开发环境是QuartusII
2023/6/10 7:12:35 22.55MB FPGA 数字示波器 Verilog
1
介绍基于opencl的fpga开发方法,内容很丰富,是不可多得的好资料!
2023/6/9 15:25:30 26.44MB 异构计算
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡