Farrow滤波器的设计,用于采样率的转换。
采样率转换可以看成是一个重采样的过程,先以某一采样率Fx对原始信号采样,将得到的数字信号X(kTx)经过数模转换器变成模拟信号,然后再经过ADC用另一采样率Fy进行采样。
这样的方法优点是采样速率可以任意选择且与原始采样率无关,但是DAC在恢复信号的时候会引入失真,经过二次采样时的ADC变换器中的量化也会引入失真,另外还需要精确的ADC和DAC以及精确的高阶的模拟反镜像滤波器。
所以在模拟领域经行采样率变换是很难实现的。
但是我们可以将采样率变换在全数字领域完成。
直接将一个采样率为Fx的数字信号通过数字滤波器转换成一个采样率为Fy的数字信号。
2023/9/8 19:20:20 1KB Farrow 滤波器的设计
1
计算机模拟产生多频率信号通用的FFT子程序信号进行频谱分析低通、高通、带通和带阻滤波器,对多频率信号进行滤波处理详情见我的博客https://me.csdn.net/weixin_42733218
2023/9/8 13:30:22 901KB DSP FFT IFFT
1
多级维纳滤波器MATLAB代码,能够正常运行,在小快拍的情况下产生宽零陷,能降低权值计算求解的计算复杂度。
2023/9/8 11:19:13 4KB 多级维纳
1
基于verilog的iir滤波器设计,MATLAB与verilog程序对应。
2023/9/8 9:17:39 99KB iir滤波器,FPGA,Verilog
1
基于matlab的高斯低通滤波器算法源代码
2023/9/7 19:17:09 2KB 高斯低通 滤波器 glpf
1
一个耦合微带线滤波器仿真的具体例子,内容从设计分析到实施过程,很详细
2023/9/7 11:53:47 916KB 123
1
HI600E系列为通用电化学测量系统。
下图为仪器的硬件结构示意图。
仪器内含快速数字信号发生器,用于高频交流阻抗测量的直接数字信号合成器,双通道高速数据采集系统,电位电流信号滤波器,多级信号增益,iR降补偿电路,以及恒电位仪/恒电流仪(660E)。
电位范围为±10V,电流范围为±250mA。
电流测量下限低于10pA。
可直接用于超微电极上的稳态电流测量。
如果与CHI200B微电流放大器及屏蔽箱连接,可测量1pA或更低的电流。
如果与CHI680C大电流放大器连接,电流范围可拓宽为±2A。
CHI600E系列也是十分快速的仪器。
信号发生器的更新速率为10MHz,数据采集采用两个同步16位高分辨低噪声的模
2023/9/5 3:43:45 17.28MB CHI650D
1
一种新型多模三通带滤波器设计
2023/9/5 1:10:14 749KB 研究论文
1
用c实现巴特沃斯低通滤波器,代码通俗易懂,易于上手。
2023/9/4 23:54:29 98KB c 巴特沃斯 低通滤波器
1
该matlab,simulink,仿真模型里包含T型三电平逆变器拓扑,SVPWM调制,lcl滤波器设计,可完美运行
2023/9/4 6:25:49 66KB poo'w
1
共 926 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡