TPC-H(商业智能计算测试)是TPC的重要测试标准之一，主要用来模拟真实商业的应用环境。
TPC-H用3NF实现了一个数据仓库,共包含8个基本关系/表,其中表REGION和表NATION的记录数是固定的(分别为5和25)，其它6个表的记录数，则随所设定的参数SF而有所不同，其数据量可以设定从1GB～3TB不等。
有8个级别供用户选择
TPC-H用3NF实现了一个数据仓库,共包含8个基本关系/表,其中表REGION和表NATION的记录数是固定的(分别为5和25)，其它6个表的记录数，则随所设定的参数SF而有所不同，其数据量可以设定从1GB～3TB不等。
有8个级别供用户选择
2025/4/26 22:43:18
22.82MB
1
.net简单任务调度平台，用于.netdll,exe的任务的挂载，任务的隔离，调度执行，访问权限控制，监控，管理，日志，错误预警，性能分析等。
1)平台基于quartz.net进行任务调度功能开发，采用C#代码编写,支持corn表达式和第三方自定义的corn表达式扩展。
2)架构以插件形式开发，具有良好的功能扩展性，稳定性，简单性，便于第三方开发人员进一步进行功能扩展。
3)支持多节点集群，便于集群服务器的资源有效分配，任务的相互隔离。
4)支持邮件形式的错误预警，便于运维及时处理任务异常等。
开源项目地址:http://git.oschina.net/chejiangyi/Dyd.BaseService.TaskManager/
1)平台基于quartz.net进行任务调度功能开发，采用C#代码编写,支持corn表达式和第三方自定义的corn表达式扩展。
2)架构以插件形式开发，具有良好的功能扩展性，稳定性，简单性，便于第三方开发人员进一步进行功能扩展。
3)支持多节点集群，便于集群服务器的资源有效分配，任务的相互隔离。
4)支持邮件形式的错误预警，便于运维及时处理任务异常等。
开源项目地址:http://git.oschina.net/chejiangyi/Dyd.BaseService.TaskManager/
2025/4/25 21:41:13
71.55MB
1
医院运营管理平台，需要通过医院总体战略规划分解，制定医院发展目标，参照全成本核算的运营基础数据确定医院年度预算，以计划为主线与核算紧密衔接，实现全面预算及支出控制财务管理。
通过不同角度“本、量、利”的动态分析评价，真实反映医院经营状况并找到医院的成本控制点和合理的成本结构并施于管理行为。
通过不同角度“本、量、利”的动态分析评价，真实反映医院经营状况并找到医院的成本控制点和合理的成本结构并施于管理行为。
2025/4/25 21:57:05
602KB
1
TerminalOne-Python用于MediaMathAPI的Python库。
该库包含用于处理T1API和管理实体的类。
它是为Python2.7和＞=3.3编写的。
通过将模块捆绑在一起，可以与Python3兼容。
可在[<＞<＞]{}__上获得API文档。
安装在虚拟环境中使用pip进行安装很简单：$pipinstallTerminalOne或者，将存储库的最新标签下载为tarball或zip文件，然后运行：$pythonsetup.pyinstall执行和管理API服务对象classterminalone.T1（用户名=None，密码=None，api_key=None，client_secret=None，auth_method=None，session_id=None，
该库包含用于处理T1API和管理实体的类。
它是为Python2.7和＞=3.3编写的。
通过将模块捆绑在一起，可以与Python3兼容。
可在[<＞<＞]{}__上获得API文档。
安装在虚拟环境中使用pip进行安装很简单：$pipinstallTerminalOne或者，将存储库的最新标签下载为tarball或zip文件，然后运行：$pythonsetup.pyinstall执行和管理API服务对象classterminalone.T1（用户名=None，密码=None，api_key=None，client_secret=None，auth_method=None，session_id=None，
2025/4/25 10:47:27
143KB
1
linuxdriver_code_tool|--03|`--2.6内核升级工具||--device-mapper-1.00.19-2.i386.rpm||--lvm2-2.00.25-1.01.i386.rpm||--mkinitrd-4.2.0.3.tar.tar||--module-init-tools-3.2.2.tar.bz2|`--modutils-2.4.5-1.src.rpm|--04||--内核模块参数范例||`--book.c||--内核模块导出符号||`--export_symb.c|`--最简单的内核模块|`--hello.c|--05|`--udev源代码|`--udev-114.tar.gz|--06||--globalmem驱动||`--globalmem.c|`--包含2个globalmem设备的驱动|`--globalmem_two.c|--07|`--含并发控制的globalmem驱动|`--globalmem_lock.c|--08||--globalfifo驱动||`--globalfifo.c|`--poll应用程序范例|`--pollmonitor.c|--09||--异步通知应用程序范例||`--asyncmonitor.c|`--支持异步通知的globalfifo|`--globalfifo_async.c|--10||--S3C2410实时钟驱动||`--s3c2410-rtc.c|`--秒设备驱动与应用程序||--second.c|`--second_test.c|--11||--DMA范例|||--3c505.c|||--3c505.h||`--dma.h|`--静态映射范例|`--mach-smdk2440.c|--12||--NVRAM驱动||`--generic_nvram.c||--触摸屏驱动|||--作为input设备||||--s3c2410_ts.c|||`--s3c2410_ts.h||`--作为普通字符设备||`--s3c2410-ts.c||--看门狗驱动||`--s3c2410_wdt.c|`--平台设备|`--devs.c|--13||--IDE驱动|||--ide-disk.c||`--ide-h8300.c|`--RAMDISK驱动|`--rd.c|--14||--S3C2410串口驱动|||--regs-gpio.h|||--regs-serial.h||`--s3c2410.c|`--串口核心层||--serial_core.c|`--serial_core.h|--15||--S3C2410I2C主机驱动|||--i2c-s3c2410.c|||--iic.h|||--regs-gpio.h||`--regs-iic.h|`--SAA711xI2C设备驱动|`--saa711x.c|--16|`--CS8900以太网设备驱动||--cs89x0.c|`--cs89x0.h|--17||--ALSA工具及库|||--alsa-driver-1.0.15.tar.bz2|||--alsa-firmware-1.0.15.tar.bz2|||--alsa-lib-1.0.15.tar.bz2|||--alsa-oss-1.0.15.tar.bz2|||
2025/4/25 1:07:25
25.38MB
1
此为PDF电子书.要源码的见我其他下载资源.总共4个分卷，此为第1个.下全了才能正常解压.国内电子设计界著名教授北航夏宇闻又一力作！本书是《Verilog数字系统设计教程》（第2版）的姊妹篇。
内容简介回到顶部↑VerilogSOPC高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。
本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。
本书通过由浅入深的10个实验，详细地介绍了ModelSim6.0和QuartusⅡ8.1的操作步骤，扼要地介绍了QuartusⅡ8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器NiosⅡ等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。
本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。
为了使阐述的内容更加具体，本教程中的每个实验均选用AlteraFPGA（型号为CycloneⅡEP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。
本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。
目录回到顶部↑第1讲ModelSimSE6.0的操作 1.1创建设计文件的目录 1.2编写RTL代码 1.3编写测试代码 1.4开始RTL仿真前的准备工作 1.5编译前的准备、编译和加载 1.6波形观察器的设置 1.7仿真的运行控制 总结 思考题第2讲Quartus8.1入门 2.1QuartusⅡ的基本操作知识 2.2QuartusⅡ的在线帮助 2.3建立新的设计项目 2.4用线路原理图为输入设计电路 2.5编译器的使用 2.6对已设计的电路进行仿真 2.7对已布局布线的电路进行时序仿真 总结 思考题.第3讲用Altera器件实现电路 3.1用CycloneⅡFPGA实现电路 3.2芯片的选择 3.3项目的编译 3.4在FPGA中实现设计的电路 总结 思考题第4讲参数化模块库的使用 4.1在QuartusⅡ下建立引用参数化模块的目录和设计项目 4.2在QuartusⅡ下进入设计资源引用环境 4.3参数化加法-减法器的配置和确认 4.4参数化加法器的编译和时序分析 4.5复杂算术运算的硬件逻辑实现 总结 思考题第5讲锁相环模块和SignalTap的使用第6讲QuartusⅡSOPCBuilder的使用第7讲在NiosⅡ系统中融入IP第8讲LCD显示控制器IP的设计第9讲BitBLT控制器IP第10讲复杂SOPC系统的设计本书的结束语附录GXSOC/SOPC专业级创新开发实验平台
内容简介回到顶部↑VerilogSOPC高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。
本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。
本书通过由浅入深的10个实验，详细地介绍了ModelSim6.0和QuartusⅡ8.1的操作步骤，扼要地介绍了QuartusⅡ8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器NiosⅡ等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。
本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。
为了使阐述的内容更加具体，本教程中的每个实验均选用AlteraFPGA（型号为CycloneⅡEP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。
本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。
目录回到顶部↑第1讲ModelSimSE6.0的操作 1.1创建设计文件的目录 1.2编写RTL代码 1.3编写测试代码 1.4开始RTL仿真前的准备工作 1.5编译前的准备、编译和加载 1.6波形观察器的设置 1.7仿真的运行控制 总结 思考题第2讲Quartus8.1入门 2.1QuartusⅡ的基本操作知识 2.2QuartusⅡ的在线帮助 2.3建立新的设计项目 2.4用线路原理图为输入设计电路 2.5编译器的使用 2.6对已设计的电路进行仿真 2.7对已布局布线的电路进行时序仿真 总结 思考题.第3讲用Altera器件实现电路 3.1用CycloneⅡFPGA实现电路 3.2芯片的选择 3.3项目的编译 3.4在FPGA中实现设计的电路 总结 思考题第4讲参数化模块库的使用 4.1在QuartusⅡ下建立引用参数化模块的目录和设计项目 4.2在QuartusⅡ下进入设计资源引用环境 4.3参数化加法-减法器的配置和确认 4.4参数化加法器的编译和时序分析 4.5复杂算术运算的硬件逻辑实现 总结 思考题第5讲锁相环模块和SignalTap的使用第6讲QuartusⅡSOPCBuilder的使用第7讲在NiosⅡ系统中融入IP第8讲LCD显示控制器IP的设计第9讲BitBLT控制器IP第10讲复杂SOPC系统的设计本书的结束语附录GXSOC/SOPC专业级创新开发实验平台
2025/4/23 21:32:17
11.44MB
1
在STM32平台上移植SD卡驱动，通过SDIO进行擦除和读写测试demo。
参考博客地址：https://blog.csdn.net/ZHONGCAI0901/article/details/113772681
参考博客地址：https://blog.csdn.net/ZHONGCAI0901/article/details/113772681
2025/4/23 0:14:46
1.9MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB