摘 要:研究了信道纠错编码Turbo码,并提出了利用FPGA实现Turbo码编译码的方法。
编码采用了顺序输入,并行编码,顺序输出。
译码选用Max2Log2MAP算法,针对该算法采用查表法实现交织,以提高交织速度,译码器内部采用并行级联调用,以减小译码延时。
通过计算机模拟仿真表明,所设计实现的Turbo码具有良好的性能和实用价值。
编码采用了顺序输入,并行编码,顺序输出。
译码选用Max2Log2MAP算法,针对该算法采用查表法实现交织,以提高交织速度,译码器内部采用并行级联调用,以减小译码延时。
通过计算机模拟仿真表明,所设计实现的Turbo码具有良好的性能和实用价值。
2024/11/3 10:40:55
288KB
1
quatus完整FSK调制程序工程文件，在MATLAB和MODELSIM上仿真通过，文件包括MATLAB代码，FPGA代码和测试代码。
可以直接在QUATUS打开使用。
可以直接在QUATUS打开使用。
2024/10/23 2:20:11
5.55MB
1
本项目实现一个具有小时分秒的时钟具有整点报时。
手动校正时间等等功能！适合初学者~初学者,项目,校正
手动校正时间等等功能！适合初学者~初学者,项目,校正
2024/10/14 20:57:20
135KB
1
数字滤波器的MATLAB与FPGA实现：ALTERA/VERILOG版2015-03-01版pdf格式带目录
2024/10/11 20:03:14
69.13MB
1
针对数字基带传输系统中HDB3信号的特点，采用基于FPGA的VerilogHDL语言，实现HDB3数字基带信号的编码器设计,共有插V、插B、单双极性变换模块，最终能在FPGA实现。
2024/10/8 5:35:12
322KB
1
基于Verilog语言，用FPGA设计实现一种QPSK调制系统，生成一个5级m序列作为输入信号进行测试，为输入信号进行测试，并在Chipscope中观察各信号波形，分析该系统的正确性。
2024/9/24 16:42:06
343KB
1
文档中包含iic_wr_ctrl.v主文件，iic_wr_ctrl_tb.v测试文件，以及代码说明文档非常适合初学者学习
2024/9/21 4:11:44
1.17MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB