CCD驱动电路的设计是CCD器件应用的一个重点。
Altera公司的MAX+PlusⅡ软件开发系统功能强大,使用VHDL设计的基于FPGA的CCD驱动电路结构简单,设计灵活,便于修改和调试,性能稳定。
Altera公司的MAX+PlusⅡ软件开发系统功能强大,使用VHDL设计的基于FPGA的CCD驱动电路结构简单,设计灵活,便于修改和调试,性能稳定。
2024/7/20 5:15:58
549KB
1
基于FPGA的千兆以太网ip核源码，同时支持10/100M传输，功能比较完善，验证测试过
2024/7/14 0:42:02
2.98MB
1
精通VerilogHDL：IC设计核心技术实例详解-高清PDF版（扫描版），FPGA推荐教程。
2024/7/12 16:26:21
55.36MB
1
modelsim10.7文件及方法。
软件查看另一个分享。
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
ModelSim10.7可与QuartusII18.0以及VIVADO2018.X版本无缝连接，并且完美支持最新器件型号，例如ZYNQ以及7的开发等。
并且目前FPGA+ARM的ZYNQ方案较为火热，ModelSim10.7更为改方案提供更加便捷的仿真。
软件查看另一个分享。
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
ModelSim10.7可与QuartusII18.0以及VIVADO2018.X版本无缝连接，并且完美支持最新器件型号，例如ZYNQ以及7的开发等。
并且目前FPGA+ARM的ZYNQ方案较为火热，ModelSim10.7更为改方案提供更加便捷的仿真。
2024/7/12 11:52:50
114B
1
使用FPGA读取DS1302，·实现万年历的显示，利用按键对DS1302的时间数据进行修改，并且再修改时，在相应的数据进行闪烁显示，来利用状态机进行显示数据的切换与修改，key1:修改选择按键，此键的功能是按动后，数码管显示的相应数据进行闪烁，并配和key2和key3按键进行数据修改。
key2：数据加按键。
此键的功能是在正常时间显示模式下切换成日期和星期显示，在修改（年月时分秒周）状态下，对数据进行加一操作key3：数据减按键。
此键的功能是在正常时间显示模式下切换成12时或者24时，在修改（年月时分秒周）状态下，对数据进行减一操作。
key4：负责整个系统的复位。
key2：数据加按键。
此键的功能是在正常时间显示模式下切换成日期和星期显示，在修改（年月时分秒周）状态下，对数据进行加一操作key3：数据减按键。
此键的功能是在正常时间显示模式下切换成12时或者24时，在修改（年月时分秒周）状态下，对数据进行减一操作。
key4：负责整个系统的复位。
2024/7/7 13:44:16
10.15MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB