1)采样电阻由电阻R₁、R₂和R₃组成。
当输出电压发生变化是,采样电阻对变化量进行采样,并传送到放大电路的反相输入端。
2)放大电路放大电路A的作用是将采样电阻送来的变化量进行放大,然后传送到调整管的基极。
3)基准电压基准电压由稳压管VDz提供,接在放大电路的同相输入端。
采样电阻与基准电压进行比较,得到的差值再由放大电路进行放大。
4)调整管调整管VT接在输入直流电压Ui与输出端的负载电阻RL之间,当输出电压Uₒ发生波动时,调整管的集电极电压产生相应的变化,是输出电压基本保持稳定。
1
广东省电子地图,包含市、县(区)、镇和村边界,有政府机构、机场、火车站地铁站、汽车站、加油站加气站、停车场、高速服务区、收费站、金融服务、商业大厦、宾馆酒店、休闲娱乐、医疗服务、科研教育、公司企业、住宅小区、公园广场、水系和各级道路等基础图层。
2025/4/9 19:55:58 194.38MB 广东 电子地图 gis arcgis
1
对百度的demo进行改造
2025/4/9 19:55:46 53.8MB 安卓 java
1
CAPL函数简介与编程入门,满满的干货
2025/4/9 10:47:58 51.32MB CANoe CAPL
1
第4章.rar67%删除第5、6章需求与设计作业和答案.rar(等待上传中...)删除第5章.rar(等待上传中...)删除第8讲_程序编码例题与习题.rar(等待上传中...)删除第9讲_软件质量与测试例题与习题.rar(等待上传中...)删除面向对象思考题答案--2.rar(等待上传中...)删除软件工程3.rar(等待上传中...)删除软件工程ppt.rar(等待上传中...)删除软件工程概论@王宇颖.rar(等待上传中...)删除软件工程基础1.rar(等待上传中...)删除软件工程基础2.rar(等待上传中...)删除软件工程思想.rar(等待上传中...)删除一个完整的项目开发文档.rar(等待上传中...)删除
2025/4/8 21:16:33 9.91MB 完整 项目开发文档 软件工程 资料
1
FontCreatorProfessional软件简介:FontCreator是一款易用的字体制作、字体编辑软件。
它可以创建、修改ttf,otf,ttc格式的字体文件,并生成可在任意设备使用的标准字体文件。
是Windows系统下制作编辑字体的必备软件。
使用方法:使用FontCreator_v9.0注册工具.rar里面的注册工具算出序列号后,它将询问是否导入到注册表中,此时先不要点“是”;
此时打开C:\Users\Administrator\AppData\Local\Temp\hlfc8.reg文件,修改“[HKEY_CURRENT_USER\Software\High-Logic\FontCreator\8.0\”为“[HKEY_CURRENT_USER\Software\High-Logic\FontCreator\9.0\”,再手动导入到注册表中,即可完成专业版的注册。
注意:注册机算号界面可以自定义用户名(第一个输入框)和机构(第二个输入框),它不支持中文,填入中文将会注册失败!注册后切勿上网检查最新版本,一经检查,注册码就可能失效。
在软件的选项-高级-检查更新,设置为“从不”(最好用防火墙禁止它联网)。
注册机可能为杀毒软件报毒,不会危及到您个人隐私;
如不放心请勿使用;
可直接导入本压缩包事先准备的hlfc9.reg文件导入到注册表中。
2025/4/8 18:51:16 11.66MB FontCreator 字体设计软件
1
VerilogGoldenReferenceGuide.pdf(270.43KB)VerilogGolden中文版.pdf(511.67KB)VerilogHDL代码描述对状态机综合的研究.doc(74.5KB)Veriloghdl教程135个经典设计实例(王金明).rar(191.15KB)VerilogHDL数字设计与综合.pdf(1.06MB)Verilog电梯控制器设计.doc(106KB)VerilogHDL硬件描述语言(averilogHDLprimer译本)(美)J.Bhasher著徐振林等译.zip(4.55MB)Verilog非阻塞赋值的仿真综合问题.doc(132KB)Verilog脉冲发生器程序.doc(22KB)VerilogHDL综合实用教程.pdf(2.62MB)VerilogHDL的基础知识.pdf(316.61KB)Verilog的键盘源码keypad—有去抖功能.doc(28.5KB)verilog的阻塞和非阻塞赋值.doc(80KB)Verilog交通灯控制器程序.doc(23KB)Verilog黄金参考指南.pdf(511.67KB)Verilog例子代码.zip(8.49KB)Verilog设计代码.zip(367.71KB)Verilog数字系统设计示例.rar(41.25KB)Verilog语言练习与讲解(中文).pdf(432.87KB)Verilog语言练习与讲解(中文补充).pdf(114.08KB)东南大学Verilog讲义.zip(581.83KB)关于verilog综合小结.doc(27KB)华为:VerilogHDL入门教程.pdf(280.97KB)卡内基梅陇大学verilog课程讲义.pdf(294.37KB)可综合的Verilog语法(剑桥大学,影印).pdf(412.39KB)清华微电子所verilog课件.rar(110.82KB)王金明:《VerilogHDL程序设计教程》及相关源码.rar(10.52MB)硬件描述语言Verilog(第四版).pdf(5.45MB)浙大VerilogHDL.zip(7.35MB)
2025/4/8 11:30:36 35.08MB Verilog
1
基于java实现的纸牌游戏,用于课程设计等,解压后请看txt
2025/4/8 9:16:31 2.86MB 纸牌游戏
1
中移物联NB模块资料
2025/4/8 7:27:55 21.02MB NB模块资料
1
TunningofPIDcontrollerusingParticleSwarmOptimization(基于粒子群优化的PID控制器整定)包括完整的matlab程序以及simulink仿真。
2025/4/8 1:23:34 29KB PID PSO 粒子群 PID控制器
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡