FPGA测频,12864液晶显示。
30M方波测频,测占空比,测单方波相位差。
verilog
2019/10/22 3:12:15 20.51MB 测频verilog
1
完好的DDS工程文件,平台是Quartus13.0,包含modelsim仿真文件,文档里含有代码,适合初学DDS用户使用
2018/10/21 14:11:21 3.25MB DD;Verilog
1
利用verilog语言编写的简单控制舵机的程序,可以自己调理角度和舵机个数
2021/9/16 22:45:35 26KB FPGA 舵机
1
基于FPGA的电压表,用数码管显示数值。
ADC0809举行AD采集。
2020/7/6 9:22:20 5.43MB FPGA 电压表 ADC0809 CPLD
1
利用verilog完成的波形发生器
2015/8/8 15:21:26 7.5MB FPGA
1
基于FPGA的中频电子琴通过八个按键来控制发声,外接喇叭或者蜂鸣器可以本人编写曲目来进行演奏
2016/4/7 19:07:28 1KB FPGA verilog 电子琴
1
基于fpga的4.3寸tft显示字符,运用vivado2017.4版本打开
2018/6/1 19:44:38 12.18MB xilinx a7 4.3 tft
1
这是我做简易逻辑分析仪,时在网上搜集的基于FPGA的逻辑分析仪材料很全面,都是关于FPGA的材料。
2017/10/3 23:20:17 4.15MB PFGA 逻辑分析仪
1
基于FPGA的UART计划,每个模块都有详细的描写。
2020/1/2 9:26:29 1.26MB UART FPGA
1
用verilog开发,使用黑金开发平台,芯片是alteracycloneii的EP2C8Q208C8,可以实现三角波,方波,正弦波的任意频率发生,也实现了键盘控制以及串口通讯,但上位机未设计,硬件验证可行。
2021/8/9 12:29:28 862KB FPGA VERILOG
1
共 356 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡