本资源是利用verilog语言实现的从设备接收存储数据,严格按照I2C总线时序来开发设计的,对于初学者有很大的帮助。
2023/6/1 17:22:28 10.95MB I2C;FPGA;时序
1
DS18B20fpga控制逻辑用verilogHDL进行控制,DS18B20单线数字温度传感器,即“一线器件”,其具有独特的优点:(1)采用单总线的接口方式与微处理器连接时仅需要一条口线即可实现微处理器与DS18B20的双向通讯。
单总线具有经济性好,抗干扰能力强,适合于恶劣环境的现场温度测量,使用方便等优点,使用户可轻松地组建传感器网络,为测量系统的构建引入全新概念。
(2)测量温度范围宽,测量精度高DS18B20的测量范围为-55℃~+125℃;在-10~+85°C范围内,精度为±0.5°C。
(3)在使用中不需要任何外围元件。
(4)持多点组网功能多个DS18B20可以并联在惟一的单线上,实现多点测温。
(5)供电方式灵活DS18B20可以通过内部寄生电路从数据线上获取电源。
因此,当数据线上的时序满足一定的要求时,可以不接外部电源,从而使系统结构更趋简单,可靠性更高。
(6)测量参数可配置DS18B20的测量分辨率可通过程序设定9~12位。
(7)负压特性电源极性接反时,温度计不会因发热而烧毁,但不能正常工作。
(8)掉电保护功能DS18B20内部含有EEPROM,在系统掉电以后,它仍可保存分辨率及报警温度的设定值。
DS18B20具有体积更小、适用电压更宽、更经济、可选更小的封装方式,更宽的电压适用范围,适合于构建自己的经济的测温系统,因此也就被设计者们所青睐。
2023/6/1 14:13:16 18KB ds18b20 VerilogHDL
1
基于AHB总线的SRAM控制器,包含SRAM模型文件https://blog.csdn.net/zgezi/article/details/106958725#comments_20579664
2023/5/31 15:47:26 11KB sram AHB Verilog
1
wishbone总线是一种免费开放的总线协议,被大多数芯片厂商采用。
2023/5/30 22:03:26 279KB wishbone 总线
1
1.反对于APB总线接口2.反对于PWM单次方式以及络续方式可配3.反对于PWM周期配置配备枚举连忙失效以及提前失效可配4.反对于PWM周期可配置配备枚举5.反对于PWM宽度可配6.反对于PWM使能可配7.反对于16位计数器8.反对于16位预分频计数器9.反对于中断
2023/5/15 10:09:19 11KB Verilog
1
第一章概述第二章存储器映射第三章体系配置配备枚举第四章电源管理单元(PMU)第五章功率配置配备枚举文件第六章中断抑制器第七章IO口配置配备枚举第八章管脚配置配备枚举第九章通用输入/输入口第十章通用异步收发器(UART)第十一章I2C总线接口第十二章SSP抑制器第十三章C_CAN第十四章C_CAN片上驱动第十五章16位计数器按时器第十六章32位计数器按时器第十七章看门狗按时器(WDT)第十八章体系节奏按时器第十九章模数转换器(ADC)第二十章Flash存储器编程固件第二十一章串行线调试(SWD)第二十二章ARMCortex-M0参考资料
2023/5/15 3:02:46 9.17MB lpc11c14 中文手册
1
虚构仪器是将仪器本领、盘算机本领、总线本领以及软件本领大雅的领悟在一起,行使盘算机渺小的数字处置才气实现仪器的大部份成果,突破了传统仪器的框架,组成的一种新的仪器方式。
本方案付与NIPCI-6221数据收集卡,使用虚构仪器及其相关本领于多通道数据搜个人系的方案。
该体系具备数据同时收集、收集数据实时展现、存储与管理、报警记实等成果,末了使用Web本领实现为了收集数据的短途晤面。
本文起首概述了测控本领以及虚构仪器本领在国内外的阻滞及之后的阻滞趋向,谈判了虚构仪器的总线及其尺度、框架结构、LabVIEW开拓平台,而后介绍了数据收集的相关实际,给出了数据搜个人系的硬件结构图。
在阐发本体系成果需要的底子上,介绍了法度圭表标准模块化方案、数据库、Web、多线程等方案中用到的本领,末了一章给出了本方案的前面板图。
本方案是虚构仪器在测控规模的一次告成试验。
实际证实虚构仪器是一种优异的处置方案,能够高效的实现种种测控责任。
关键字:虚构仪器;
数据收集;
MySQL;
PHP;
LabVIEW
1
本论文在阐发了云台结谈判抑制申请的底子上,方案了以AT89C52单片机为抑制器的云台抑制体系,同时经由RS-485总线的串口通讯实现与PC机之间的通讯。
该抑制体系由单片机抑制模块、键盘模块、电机驱动模块、短途抑制模块组成,并举行响应的软件方案、调试以及仿真。
2023/5/13 3:02:14 2.05MB 云台
1
A010CAN总线本领杨春杰王曙光工控联盟
2023/5/8 21:50:49 6.2MB 网络传输
1
都说外形机三段式的好,然则网上的资料多少乎都是一段揉进去自己写了个EEPROM的verilog三段式代码用VCS做的仿真DVE看的波形
2023/5/8 4:28:05 13KB I2C总线 EEPROM 状态机 verilog
1
共 512 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡