c语言实现fec向前纠错编码,包括rs编码和译码。
2024/9/18 13:37:52 6KB rs,fec 纠错编码
1
利用SIMULINK仿真模块对卷积码的编码及Viterbi译码的全过程进行了设计,然后将译码模块中的Tracebackdepth分别设置为20,35,50并在一幅图中画出这三种方式下的误码性能曲线。
2024/9/4 22:11:32 11KB Matlab
1
车尾灯控制电路是生活中常见的电路,在日常生活中有着广泛的应用。
本设计首先利用NE555定时器接成多谐振荡电路,实现产生0.5s-1HZ脉冲信号。
然后利用74LS74D触发器、74LS32或门和74LS04非门构成三进制计数器,由NE555定时器产生的脉冲信号作为D触发器的时钟信号,实现三进制计数器功能,接下来通过74LS138译码器与开关控制电路(四个开关与相应的与门、非门和与非门),实现汽车尾灯与汽车行驶状态的对应。
经测试,系统达到实验设计的要求,具有电路稳定、不易受外界干扰、耗费器材少、功能全面、容易实现四种不同的状态的优点。
2024/8/30 7:43:37 3.14MB 数字电路
1
数字电子技术课程设计医院病房呼叫系统纯VeriLog代码实现,涉及二分法,4位数码管译码器,和蜂鸣器的使用等。
比较适合入门或者参考为课设。
1
关于LDPC码编码和BP译码算法的matlab仿真!
2024/8/19 0:15:40 86KB 编译码
1
一维条形码的编码译码原理,及代码编写流程。
2024/8/17 22:53:20 3.46MB 一维条形码
1
这个程序详细解释了VITERBI程序的流程和结果,对GSM\CDMA信号卷积译码提供参考
2024/8/2 13:44:08 3KB viterbi
1
用verilog模拟3-8译码器实现拨码开关控制控制数码管显示
1
用Verilog语言编写的对m序列进行汉明码编译码的程序。
具体实现为产生m序列后对其进行(7,4)汉明码编码并加错,然后将其纠错译码并输出,详细过程见仿真。
1
一、设计目标设计目的:设计一个含有36条指令的MIPS单周期处理器,并能将指令准确的执行并烧写到试验箱上来验证设计初衷1、理解MIPS指令结构,理解MIPS指令集中常用指令的功能和编码,学会对这些指令进行归纳分类。
2、了解熟悉MIPS体系中的处理器结构3、熟悉并掌握单周期处理器CPU的原理和设计4、进一步加强Verilog语言进行电路设计的能力二、实验设备1、装有xilinxISE的计算机一台2、LS-CPU-EXB-002教学系统实验箱一台三、实验任务1.、学习MIPS指令集,深入理解常用指令的功能和编码,并进行归纳确定处理器各部件的控制码,比如使用何种ALU运算,是否写寄存器堆等。
2、单周期CPU是指一条指令的所有操作在一个时钟周期内执行完。
设计中所有寄存器和存储器都是异步读同步写的,即读出数据不需要时钟控制,但写入数据需时钟控制。
故单周期CPU的运作即:在一个时钟周期内,根据PC值从指令ROM中读出相应的指令,将指令译码后从寄存器堆中读出需要的操作数,送往ALU模块,ALU模块运算得到结果。
如果是store指令,则ALU运算结果为数据存储的地址,就向数据RAM发出写请求,在下一个时钟上升沿真正写入到数据存储器。
如果是load指令,则ALU运算结果为数据存储的地址,根据该值从数据存RAM中读出数据,送往寄存器堆根据目的寄存器发出写请求,在下一个时钟上升沿真正写入到寄存器堆中。
如果非load/store操作,若有写寄存器堆的操作,则直接将ALU运算结果送往寄存器堆根据目的寄存器发出写请求,在下一个时钟上升沿真正写入到寄存器堆中。
如果是分支跳转指令,则是需要将结果写入到pc寄存器中的。
2024/7/22 14:06:56 2.55MB 计算机组成原 龙芯中科
1
共 295 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡