VerilogGoldenReferenceGuide.pdf(270.43KB)VerilogGolden中文版.pdf(511.67KB)VerilogHDL代码描述对状态机综合的研究.doc(74.5KB)Veriloghdl教程135个经典设计实例(王金明).rar(191.15KB)VerilogHDL数字设计与综合.pdf(1.06MB)Verilog电梯控制器设计.doc(106KB)VerilogHDL硬件描述语言(averilogHDLprimer译本)(美)J.Bhasher著徐振林等译.zip(4.55MB)Verilog非阻塞赋值的仿真综合问题.doc(132KB)Verilog脉冲发生器程序.doc(22KB)VerilogHDL综合实用教程.pdf(2.62MB)VerilogHDL的基础知识.pdf(316.61KB)Verilog的键盘源码keypad—有去抖功能.doc(28.5KB)verilog的阻塞和非阻塞赋值.doc(80KB)Verilog交通灯控制器程序.doc(23KB)Verilog黄金参考指南.pdf(511.67KB)Verilog例子代码.zip(8.49KB)Verilog设计代码.zip(367.71KB)Verilog数字系统设计示例.rar(41.25KB)Verilog语言练习与讲解(中文).pdf(432.87KB)Verilog语言练习与讲解(中文补充).pdf(114.08KB)东南大学Verilog讲义.zip(581.83KB)关于verilog综合小结.doc(27KB)华为:VerilogHDL入门教程.pdf(280.97KB)卡内基梅陇大学verilog课程讲义.pdf(294.37KB)可综合的Verilog语法(剑桥大学,影印).pdf(412.39KB)清华微电子所verilog课件.rar(110.82KB)王金明:《VerilogHDL程序设计教程》及相关源码.rar(10.52MB)硬件描述语言Verilog(第四版).pdf(5.45MB)浙大VerilogHDL.zip(7.35MB)
2025/4/8 11:30:36 35.08MB Verilog
1
14个经典DSP实验测试程序,包括1指令实验、2存储器、3串行口、4同步串口、5步进电机、6硬件中断、7定时器、8交通灯、9直流电机、10滤波器、11正弦波发生器、12语音录放、13exam_c、14显示屏
2025/3/31 0:28:21 73KB DSP 程序 C语言
1
DDS工作原理及性能分析基于DDS技术的智能信号发生器的设计
2025/3/30 3:32:35 309KB DDS工作原理及性能分析
1
基于FPGA信号发生器的设计,本人的论文,用了一个月写出的,
2025/3/25 8:10:04 2.41MB 本人的论文分享一下
1
本文以火力发电厂的低压380V厂用电系统的无功补偿作为研究对象,对其发展现状、工作原理、检测算法和电流控制方法进行了详细的分析和设计。
静止无功发生器(SVG)是现代最先进的无功补偿装置之一。
本文对其发展历程及其各类无功补偿装置进行了分析比较,得出了SVG的优点。
在查阅大量文献的基础上,对SVG的研究现状进行分析。
分析SVG的主电路结构,并对其进行数学建模。
研究SVG的基本原理,分析其电流特性、谐波特性及其它特性。
研究基于瞬时无功功率的ipiq算法,并将其应用在SVG的谐波和电流检测环节中。
研究SVG的电流控制方法,主要包括直接电流控制和间接电流控制。
由于直接电流控制有控制精度高,系统快速的瞬态响应速度。
通过引入瞬时反馈,可以对直流侧电压和交流侧电网电压的波动做出迅速反应。
因此,本文选择直接电流控制的滞环控制作为控制方法。
最后,搭建火力发电厂的低压380V厂用电系统的仿真模型,其无功和谐波源用二极管整流器加上阻感负载代替。
对所研究的SVG模型进行分析,结果表明,所设计的SVG模型可以有效对火力发电厂的无功和谐波进行补偿,由此证实了本文SVG的正确性。
2025/3/17 2:16:14 6.95MB SVG ipiq算法 matlab 毕业设计
1
基于AD9850的信号发生器的设计,DDS信号发生器单片机89C51
2025/3/15 8:31:43 127KB DDS信号发生器 单片机 89C51
1
信号发生器又称信号源或振荡器,在生产实践和科技领域中有着广泛的应用。
能够产生多种波形,如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片,但其频率不高,稳定性较差,且不易调试,开发和使用上都受到较大限制。
随着可编程逻辑器件(FPGA)的不断发展,直接频率合成(DDS)技术应用的愈加成熟,利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,成本更低,操作更加灵活,而且还能根据要求在线更新配置,系统开发趋于软件化、自定义化。
2025/3/6 7:46:20 46KB FPGA
1
波形产生功能。
DDS方法。
可产生方波、正弦波、三角波,频率范围约1-10kHz。
2025/2/21 13:35:27 4.45MB 波形发生 VHDL
1
采用键控法实现2FSK,功能模块设计如图所示。
通过不同的分频器,产生频率分别为f1和f2的基频。
基带信号为“1”时,频率号为“1”时,频率f1的信号通过;
当基带信号为“0”时,频率f2的信号通过。
f1和f2作为正弦表的地址发生器的时钟,正弦表输出正弦波的样点数据,经过D/A数模转换,得到连续的2FSK信号。
2025/2/11 2:26:27 1KB verilog 2FSK调制 大学作业 FPGA
1
一个很不错的基于LabVIEW的虚拟示波器的设计,有详细的原理图,里面的数据采集采用的NImax(可以到NI的官网上下载),要装这个软件才能运行,,也可以把它换成一般的信号发生器。
2025/2/8 9:45:30 524KB 虚拟仪器, 示波器,LabVIEW
1
共 326 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡